特許
J-GLOBAL ID：200903089477520622
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2002-352757
公開番号（公開出願番号）：特開2004-186497
出願日： 2002年12月04日
公開日（公表日）： 2004年07月02日
要約：
【課題】シリコン基板のような半導体基板の導電率の影響を受けずに高いQ値の特性を得ることができ、小型化および薄型化を図ることができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】半導体基板11と、半導体基板11に搭載された半導体チップ13、半導体基板11に形成されて半導体チップ13を覆う電気絶縁性樹脂層15と、電気絶縁性樹脂層15に形成されて半導体チップ13の電極に対して電気的に接続されている導電金属層17と、導電金属層17に形成される追加電極21を形成するのと同時に形成されるインダクタ20と、導電金属層17に形成されてインダクタ20を覆うバッファ層23とを備える。【選択図】 図1
請求項（抜粋）：
半導体基板と、
前記半導体基板に搭載された半導体チップと、
前記半導体基板に形成されて前記半導体チップを覆う電気絶縁性樹脂層と、
前記電気絶縁性樹脂層に形成されて前記半導体チップの電極に対して電気的に接続されている導電金属層と、
前記導電金属層に形成される追加電極を形成するのと同時に形成されるインダクタと、
前記導電金属層に形成されて前記インダクタを覆うバッファ層と、を備えることを特徴とする半導体装置。
IPC (1件)：
FI (2件)：
H01L23/12 501P
, H01L23/12 B
