薄膜抵抗器を含むモノリシック集積回路およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (4件)：浅村皓 , 浅村肇 , 清水邦明 , 林鉐三
公報種別：公開公報
出願番号（国際出願番号）：特願2004-306438
公開番号（公開出願番号）：特開2005-129947
出願日： 2004年10月21日
公開日（公表日）： 2005年05月19日
要約：

【課題】低い抵抗および低い温度係数を有する薄膜抵抗器を備えたモノリシック集積回路およびその製造方法を提供する。【解決手段】このモノリシック集積回路は、低い抵抗および低い温度係数を有する薄膜抵抗器8と、ゲート領域17、ソース領域16およびドレイン領域15、およびゲート領域上のファラデー・シールド層領域22、22’を含む高周波横形パワー・トランジスタ・デバイス9と、導電材料を充填したビア・ホール29c、29dを経ての、ゲート領域17、ソース領域16およびドレイン領域15の電気接続のための、前記パワー・トランジスタの上方の少なくとも第1のメタライズ層28とを含む。薄膜抵抗器8およびファラデー・シールド層領域22、22’は、同じ導電層内に作られ、この導電層は第1のメタライズ層28の下に配置される。【選択図】図1

請求項（抜粋）：

薄膜抵抗器(8)と、ゲート領域(17)、ソース領域(16)およびドレイン領域(15)、および前記ゲート領域上のファラデー・シールド層領域(22;22’)を含む高周波横形パワー・トランジスタ・デバイスと、導電材料を充填したビア・ホール(29c、29d)を経ての、前記ゲート領域(17)、ソース領域(16)およびドレイン領域(15)の電気接続のための、前記パワー・トランジスタの上方の少なくとも第1のメタライズ層(28)と、を含むモノリシック集積回路において、前記薄膜抵抗器(8)および前記ファラデー・シールド層領域(22;22’)は、同じ導電層内に作られており、前記導電層は前記少なくとも第1のメタライズ層(28)の下に配置されている、ことを特徴とする、前記モノリシック集積回路。

IPC (5件)：

H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L29/78

FI (4件)：

H01L27/04 P , H01L29/78 301D , H01L27/04 H , H01L27/06 102A

Fターム (43件)：

5F038AR07 , 5F038AR19 , 5F038AR25 , 5F038AV06 , 5F038BH10 , 5F038DF02 , 5F038EZ02 , 5F038EZ20 , 5F048AC06 , 5F048AC10 , 5F048BA02 , 5F048BA06 , 5F048BB08 , 5F048BB12 , 5F048BC03 , 5F048BG13 , 5F140AA01 , 5F140AB01 , 5F140AB03 , 5F140AB07 , 5F140AB10 , 5F140AC21 , 5F140BA01 , 5F140BA02 , 5F140BA07 , 5F140BA16 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG37 , 5F140BH30 , 5F140BH33 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ20 , 5F140BJ27 , 5F140BK34 , 5F140BK39 , 5F140CB04 , 5F140CD09 , 5F140CE07 , 5F140CF00

引用特許：

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2000-070937 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願2000-146703 出願人：富士電機株式会社
薄膜抵抗素子をもつ半導体集積回路装置
公報種別：公開公報出願番号：特願平3-246573 出願人：株式会社リコー

全件表示

前のページに戻る