特許

J-GLOBAL ID：200903089782049921

半導体装置及びその製造方法

発明者： 瀬部 紹夫 ,  宮永 績
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2002-016262
公開番号（公開出願番号）：特開2003-218232
出願日： 2002年01月25日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】 2種類以上の電源電圧を必要とするLSI、特に微細化されたLSIにおいて、MOSFETの特性の劣化及びバラツキを来すことなく最適なイオン注入を行なうことができ、MOSFETの特性を最適化できる半導体装置およびその製造方法を提供する。【解決手段】 動作電圧の異なる回路をそれぞれ構成するMOSFET Q1 とMOSFET Q2 とを単一のSi基板11に備えた半導体装置において、MOSFET Q1のゲート電極18とMOSFET Q2のゲート電極20とで膜厚が相違した構成とする。各ゲート電極18,20の膜厚を独立して設定したことで最適なイオン注入が可能となっている。したがって、より高い電圧で動作するMOSFET Q2の領域にLDD 領域16を形成する際の高エネルギーイオンのゲート電極20の突き抜けを防止できる。

請求項（抜粋）：

第1の電圧で動作する第1の回路を構成する第1のトランジスタと、前記第1の電圧よりも高い第2の電圧で動作する第2の回路を構成する第2のトランジスタとを単一のチップ中に備え、前記第1のトランジスタのゲート電極と前記第2のトランジスタのゲート電極とで膜厚が相違することを特徴とする半導体装置。

IPC (4件)：

H01L 21/8234 ,  H01L 21/28 301 ,  H01L 27/088 ,  H01L 29/43

FI (4件)：

H01L 21/28 301 A ,  H01L 27/08 102 B ,  H01L 27/08 102 C ,  H01L 29/62 G

Fターム (20件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD26 ,  4M104DD63 ,  4M104EE08 ,  4M104FF07 ,  4M104FF13 ,  4M104GG09 ,  4M104GG14 ,  5F048AA07 ,  5F048AB05 ,  5F048BB01 ,  5F048BB05 ,  5F048BB12 ,  5F048BB14 ,  5F048BB16 ,  5F048BC19 ,  5F048DA23

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-166710   出願人：株式会社日立製作所
• 不揮発性半導体記憶装置とその製造方法
  公報種別：公開公報   出願番号：特願平11-046728   出願人：株式会社東芝
• 半導体装置、液晶表示装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-186953   出願人：株式会社東芝
• 特開平4-032260