特許
J-GLOBAL ID:200903089874359226

薄膜トランジスタおよびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 杉村 次郎
公報種別:公開公報
出願番号(国際出願番号):特願平7-351233
公開番号(公開出願番号):特開平9-186335
出願日: 1995年12月27日
公開日(公表日): 1997年07月15日
要約:
【要約】【課題】 従来のボトムゲート型のアモルファスシリコン薄膜トランジスタの製造プロセスラインを使用して製造した薄膜トランジスタにおいて、高オン電流特性と低リーク電流特性とを共に得ることができるようにする。【解決手段】 チャネル領域を形成する半導体薄膜4は真性ポリシリコンによって形成されている。したがって、従来のアモルファスシリコン薄膜トランジスタと比較して、高オン電流特性を得ることができる。また、チャネル保護膜5のチャネル方向幅をゲート電極2のゲート幅よりも左右でそれぞれ0.3〜2μm程度大きくしてオフセット構造としたことにより、従来のアモルファスシリコン薄膜トランジスタと比較して、ほぼ同等の低リーク電流特性を得ることができる。
請求項(抜粋):
ソース、ドレイン、チャネル領域を有し、少なくとも前記チャネル領域がポリシリコンからなる半導体薄膜の一面にゲート絶縁膜を介してゲート電極が形成され、他面に左右端がそれぞれ前記ゲート電極よりチャネル方向に突出したチャネル保護膜が形成されており、前記ソース、ドレイン領域にそれぞれソース、ドレイン電極が接続されたことを特徴とする薄膜トランジスタ。
IPC (3件):
H01L 29/786 ,  H01L 21/336 ,  H01L 27/12
FI (4件):
H01L 29/78 617 A ,  H01L 27/12 R ,  H01L 29/78 619 A ,  H01L 29/78 627 G
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る