半導体装置の製造方法及び半導体装置、電気光学装置、集積回路、電子機器

発明者： ,
出願人/特許権者：
代理人 (3件)：稲葉良幸 , 田中克郎 , 大賀眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-105730
公開番号（公開出願番号）：特開2004-006800
出願日： 2003年04月09日
公開日（公表日）： 2004年01月08日
要約：

【課題】薄膜トランジスタのチャネル幅を半導体材料の結晶粒よりも大きくしても結晶粒界の影響の少ない薄膜トランジスタを得ることを可能とする半導体装置の製造方法を提供すること。【解決手段】薄膜トランジスタは、ゲート電極22と、ソース領域24、ドレイン領域25及びチャネル形成領域26を含んでいる。活性領域の形成に用いられるシリコン膜は、複数の略単結晶のシリコン結晶粒からなり、チャネル形成領域26の長さ方向(図示のL方向)に存在する結晶粒界を含む領域が除去されている。これにより、各チャネル形成領域26に結晶粒界が含まれないようにするとともに、実質的にチャネル幅を大きく確保する。【選択図】図5

請求項（抜粋）：

基板に半導体膜を形成し、この半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、前記基板上に半導体膜の結晶化の際の起点となるべき複数の起点部を形成する起点部形成工程と、前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、前記半導体膜に熱処理を行い、前記複数の起点部のそれぞれを略中心とする複数の略単結晶粒を形成する熱処理工程と、前記半導体膜をパターニングし、ソース、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、前記パターニング工程は、前記チャネル形成領域の長さ方向に存在する前記略単結晶粒相互の境界を含む領域の半導体膜を除去する、半導体装置の製造方法。

IPC (3件)：

H01L21/336 , H01L21/20 , H01L29/786

FI (3件)：

H01L29/78 627G , H01L21/20 , H01L29/78 626C

Fターム (50件)：

5F052AA02 , 5F052BB02 , 5F052BB07 , 5F052CA04 , 5F052DA02 , 5F052DB02 , 5F052DB03 , 5F052DB07 , 5F052EA11 , 5F052FA02 , 5F052GB04 , 5F052JA01 , 5F110AA01 , 5F110AA07 , 5F110AA17 , 5F110BB02 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD05 , 5F110DD13 , 5F110DD21 , 5F110EE03 , 5F110EE04 , 5F110EE44 , 5F110FF02 , 5F110FF30 , 5F110FF31 , 5F110GG02 , 5F110GG13 , 5F110GG16 , 5F110GG24 , 5F110GG29 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ13 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL23 , 5F110NN04 , 5F110NN23 , 5F110NN35 , 5F110NN71 , 5F110PP03 , 5F110PP04 , 5F110PP29 , 5F110PP35 , 5F110QQ16

引用特許：

審査官引用 (3件)

半導体装置および半導体の作製方法および半導体装置の作製方法
公報種別：公開公報出願番号：特願平7-128920 出願人：株式会社半導体エネルギー研究所
特開平3-060043
薄膜トランジスタを有する装置
公報種別：公開公報出願番号：特願2000-172693 出願人：株式会社半導体エネルギー研究所

引用文献：

審査官引用 (1件)

Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film for Location Control of Large Grai

前のページに戻る