特許
J-GLOBAL ID：200903089920269695

半導体装置及びその製造方法

発明者：
竹岡 慎治

竹岡 慎治 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-323674
公開番号（公開出願番号）：特開2008-140854
出願日： 2006年11月30日
公開日（公表日）： 2008年06月19日
要約：
【課題】ストレッサー膜にスリットが発生することを防止できる構造を有する半導体装置を提供する。【解決手段】N型MISトランジスタは、ゲート絶縁膜102と、ゲート電極103と、第1のサイドウォールスペーサ112と、ソースドレイン領域107と、シリサイド層108と、第1のシリサイド層108上であって、第1のサイドウォールスペーサ112の側面と第1のシリサイド層108の上面とが交わる角部近傍に形成された第2のサイドウォールスペーサ113と、チャネル領域におけるゲート長方向に引張応力を印加するストレッサー膜109とを備える。【選択図】図1
請求項（抜粋）：
半導体基板における第1の活性領域上に形成されたNMISトランジスタを有する半導体装置であって、 前記第1のNMISトランジスタは、 前記第1の活性領域上に形成された第1のゲート絶縁膜と、 前記第1のゲート絶縁膜上に形成された第1のゲート電極と、 前記第1のゲート絶縁膜及び前記第1のゲート電極の側面に形成された第1の側壁絶縁膜と、 前記第1の活性領域における前記第1の側壁絶縁膜の外側方に形成された第1のソースドレイン領域と、 前記第1のソースドレイン領域における上層に形成された第1のシリサイド層と、 前記第1のシリサイド層上であって、前記第1の側壁絶縁膜の側面と前記第1のシリサイド層の上面とが交わる角部近傍に形成された第2の側壁絶縁膜と、 前記第1のゲート電極、前記第1の側壁絶縁膜及び前記第2の側壁絶縁膜を覆うように形成され、チャネル領域におけるゲート長方向に引張応力を印加する第1のストレッサー膜とを備える、半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/823 ,  H01L 27/092
FI (3件)：
H01L29/78 301N ,  H01L27/08 321C ,  H01L29/78 301G
Fターム (43件)：
5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA24 ,  5F140AA29 ,  5F140AC28 ,  5F140BA01 ,  5F140BD09 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG10 ,  5F140BG12 ,  5F140BG14 ,  5F140BG34 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK34 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC11 ,  5F140CC13 ,  5F140CC15 ,  5F140CC19 ,  5F140CE07 ,  5F140CF04
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM