特許
J-GLOBAL ID：200903090021107152

基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法

発明者：
板津 健太郎

板津 健太郎 について

, 
上杉 光臣

上杉 光臣 について

, 
櫻井 司

櫻井 司 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 山口 邦夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-050210
公開番号（公開出願番号）：特開2008-218505
出願日： 2007年02月28日
公開日（公表日）： 2008年09月18日
要約：
【課題】半導体パッケージの端子の狭ピッチ化を可能とすると共に、半導体パッケージ間の距離を確保することで高実装化を図った半導体装置等を提供する。【解決手段】回路基板10は、ソルダーレジスト層16上に形成された開口部62を有するポスト部形成層28と、開口部60,62の連通した孔内部に形成されたポスト部28と、ポスト部28の先端部に形成されたはんだボール18とを備える。半導体パッケージ30は、半導体チップ42と電極パッド34とを備える。半導体装置100は、回路基板10のはんだボール18と半導体パッケージ30の電極パッド34とがリフローにより電気的に接続されて構成される。回路基板10のポスト部28の高さを調節することによって回路基板10および半導体パッケージ30間の距離を調整できる。【選択図】図1
請求項（抜粋）：
半導体パッケージと電気的に接続するための電極パッドが前記半導体パッケージとの接続面側に形成された基板本体と、 前記基板本体の前記接続面側に形成され、前記電極パッドを露出させるための開口部を有する絶縁層と、 前記絶縁層上に形成され、前記電極パッドを露出させるための開口部を有するポスト部形成層と、 前記ポスト部形成層の前記開口部の内部に設けられ、前記電極パッドと電気的に接続されたポスト部と を備えていることを特徴とする基板。
IPC (5件)：
H05K 1/18 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H05K 3/34
FI (3件)：
H05K1/18 J ,  H01L25/08 Z ,  H05K3/34 505A
Fターム (18件)：
5E319AA03 ,  5E319AA07 ,  5E319AB05 ,  5E319AC02 ,  5E319AC16 ,  5E319BB01 ,  5E319BB04 ,  5E319CC33 ,  5E319GG01 ,  5E336AA04 ,  5E336BB15 ,  5E336BB16 ,  5E336BC34 ,  5E336CC31 ,  5E336CC42 ,  5E336CC43 ,  5E336EE03 ,  5E336GG30
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM