特許

J-GLOBAL ID：200903090229740878

半導体装置

発明者： 関根 康 ,  河野 浩之
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2005-265500
公開番号（公開出願番号）：特開2007-081044
出願日： 2005年09月13日
公開日（公表日）： 2007年03月29日
要約：

【課題】 容量素子とシールド体との間に生じる寄生容量を抑制し、シールド体によるシールド効果向上を図る。【解決手段】 シールド体は、容量素子の電極と同一の配線層に前記容量素子を平面的に囲むようにして形成された第1の導電体と、前記容量素子の電極が形成された配線層よりも上層の配線層に前記容量素子を平面的に囲むようにして形成され、かつ前記第1の導電体よりも前記容量素子側へ平面的に延長された第2の導電体とを有する。【選択図】 図3

請求項（抜粋）：

容量素子と、所定の電位に電位固定されるシールド体と、半導体基板上に各々が絶縁膜を介在して多段に積層された複数の配線層とを有し、 前記容量素子は、前記複数の配線層のうちの第1の配線層に、前記絶縁膜を挟んで形成された第1の電極と第2の電極とを有し、 前記シールド体は、前記第1の配線層に前記容量素子を平面的に囲むようにして形成された第1の導電体と、前記複数の配線層のうちの前記第1の配線層よりも上層の第2の配線層に前記容量素子を平面的に囲むようにして形成され、かつ前記第1の導電体よりも前記容量素子側へ平面的に延長された第2の導電体とを有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 21/320 ,  H01L 23/52

FI (3件)：

H01L27/04 C ,  H01L27/04 H ,  H01L21/88 S

Fターム (18件)：

5F033HH11 ,  5F033HH12 ,  5F033JJ11 ,  5F033JJ12 ,  5F033KK01 ,  5F033KK11 ,  5F033KK12 ,  5F033MM01 ,  5F033MM02 ,  5F033RR04 ,  5F033UU01 ,  5F033VV03 ,  5F033VV10 ,  5F038AC04 ,  5F038AC05 ,  5F038BH10 ,  5F038BH18 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平11-357664   出願人：株式会社日立製作所
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2000-002410   出願人：株式会社日立製作所