特許
J-GLOBAL ID：200903090584868516

液晶表示装置およびその製造方法

発明者：
阿部 文明

阿部 文明 について

, 
佐藤 拓生

佐藤 拓生 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-243990
公開番号（公開出願番号）：特開2001-066638
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：
【要約】【課題】 液晶表示装置において、保持容量面積を確保しつつ画素間遮光領域を縮小させることによって、高光透過率および高精細化を実現する。【解決手段】 絶縁性透明基板1上に、保持容量素子を構成する保持容量用画素電極2、保持容量用誘電膜3および保持容量配線4を順次設ける。保持容量素子を覆うようにして層間絶縁膜5を設ける。層間絶縁膜5上に、ソース/ドレイン領域を有する薄膜半導体層7と、ゲート誘電膜8と、ゲート配線Gからなるゲート電極とを設け、画素電極駆動用の薄膜トランジスタ(TFT)を構成する。薄膜半導体層7のソース領域に信号配線15、ドレイン領域に引き出し電極16を接続する。引き出し電極16により、薄膜半導体層7のドレイン領域と保持容量用画素電極2と接続し、さらに上層遮光膜19および画素電極22に接続する。
請求項（抜粋）：
基板上に、画素電極の駆動用の薄膜トランジスタと保持容量素子とが設けられた液晶表示装置において、上記保持容量素子が上記薄膜トランジスタを構成する薄膜半導体層の下層に設けられていることを特徴とする液晶表示装置。
IPC (4件)：
G02F 1/1368 ,  G09F 9/30 338 ,  H01L 29/786 ,  H01L 21/336
FI (3件)：
G02F 1/136 500 ,  G09F 9/30 338 ,  H01L 29/78 612 D
Fターム (68件)：
2H092JA26 ,  2H092JB66 ,  2H092JB69 ,  2H092KA03 ,  2H092KA04 ,  2H092KA05 ,  2H092KA07 ,  2H092KA08 ,  2H092KA18 ,  2H092KA22 ,  2H092KB04 ,  2H092KB13 ,  2H092KB25 ,  2H092MA05 ,  2H092MA07 ,  2H092MA13 ,  2H092MA18 ,  2H092NA07 ,  5C094AA05 ,  5C094AA10 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA15 ,  5C094EA04 ,  5C094FB19 ,  5C094JA08 ,  5F110AA30 ,  5F110BB01 ,  5F110CC02 ,  5F110DD03 ,  5F110DD11 ,  5F110DD24 ,  5F110DD30 ,  5F110EE04 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE15 ,  5F110EE45 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG04 ,  5F110GG12 ,  5F110GG13 ,  5F110GG15 ,  5F110GG32 ,  5F110GG47 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HL06 ,  5F110HL09 ,  5F110HL11 ,  5F110HL23 ,  5F110HM15 ,  5F110HM18 ,  5F110NN22 ,  5F110NN25 ,  5F110NN35 ,  5F110NN46 ,  5F110NN54 ,  5F110NN55 ,  5F110NN72 ,  5F110NN73 ,  5F110NN77 ,  5F110QQ19
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM