特許

J-GLOBAL ID：200903090585805801

配置配線方法

発明者： 田中 利明
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-085493
公開番号（公開出願番号）：特開2000-277619
出願日： 1999年03月29日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】信号伝送遅延低減用のバッファを追加するための見積り時間を短縮することのできる配置配線方法を提供する。【解決手段】配置配線領域100内を帯状に縦横に延びる、全体が格子状の領域を配線可能領域11として定めるとともに、その配線可能領域11の、縦に延びる帯と横に延びる帯とが交差する領域をバッファ配置可能領域1〜9として定め、それら配線可能領域11、およびバッファ配置可能領域1〜9のうちのバッファ配置可能領域1,2,3,6,9に、セル21とセル22を結ぶ配線を経由する信号の伝送遅延低減のためのバッファ31,32,33,34,35を配置配線する。

請求項（抜粋）：

半導体チップ上の回路形成領域に対応する配置配線領域内にセルの配置および配線をデザインする配置配線方法において、前記配置配線領域内の複数個所にセル間の信号伝送遅延低減のためのバッファを配置することが可能なバッファ配置可能領域を予め定めておくとともに、これら複数のバッファ配置可能領域どうしを結ぶ配線を置くことが可能な配線可能領域を定めておき、前記配置配線領域内に配置した複数のセルを結ぶ配線の途中に該配線を経由する信号の伝送遅延低減のためのバッファを配置するにあたっては、前記複数のバッファ配置可能領域のうちの少なくとも1つのバッファ配置可能領域にバッファを配置するとともに、前記配線可能領域を経由する配線をデザインすることを特徴とする配置配線方法。

IPC (2件)：

H01L 21/82 ,  G06F 17/50

FI (2件)：

H01L 21/82 W ,  G06F 15/60 658 U

Fターム (9件)：

5B046AA08 ,  5B046BA05 ,  5B046BA06 ,  5B046JA02 ,  5F064BB26 ,  5F064DD14 ,  5F064EE08 ,  5F064EE17 ,  5F064EE47

引用特許：

審査官引用 (4件)

• 階層レイアウト設計手法
  公報種別：公開公報   出願番号：特願平9-305374   出願人：日本電気アイシーマイコンシステム株式会社
• 特開平4-023347
  
• ゲートアレイの自動配置配線方法
  公報種別：公開公報   出願番号：特願平9-196181   出願人：日本電気アイシーマイコンシステム株式会社
• 特開平4-023347