特許
J-GLOBAL ID：200903090838810661
PLL回路、これを用いた画像読取装置及び電子機器
発明者：
,
出願人/特許権者：
代理人 (1件)：
柏木 慎史 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-140770
公開番号（公開出願番号）：特開2003-332908
出願日： 2002年05月15日
公開日（公表日）： 2003年11月21日
要約：
【要約】【課題】 簡単な回路でSSCG機能を持たせたPLL回路を提供する。【解決手段】 入力段に第1のプログラマブル分周器2とVCO6からのクロック信号を分周して位相周波数検出器4に入力する第2のプログラマブル分周器3とVCO6からのクロック信号を計数することで第2のプログラマブル分周器3の分周率Mをステップ状に可変させるアップ/ダウンカウンタ7とを備えるだけの簡単な回路でSSCG機能を持たせたPLL回路1となる。この際、分周率Nが可変の第1のプログラマブル分周器2を有するので、位相周波数検出器4へ入力されるリファレンス信号の周波数を可変させることで、第2のプログラマブル分周器3からのクロック信号との比較に要する時間を変更でき、第2のプログラマブル分周器3の分周率Mを可変させたときのVCO6の出力の変化時間をチャージポンプ回路4やVCO6の特性に合わせて適切な値に設定することもできる。
請求項（抜粋）：
外部設定手段により分周率が可変設定されて発振源から入力されるクロック信号を分周する第1のプログラマブル分周器と、入力電圧又は入力電流に応じて発振周波数が制御されたクロック信号を出力する電圧制御型発振回路と、前記外部設定手段により分周率が可変設定されて前記電圧制御型発振回路から出力されるクロック信号を分周する第2のプログラマブル分周器と、前記第1のプログラマブル分周器の出力信号及び前記第2のプログラマブル分周器の出力信号が入力されてその位相比較結果を前記電圧制御型発振回路に出力する位相周波数検出器と、前記外部設定手段によりアップ/ダウンカウント周期が可変設定されて、前記電圧制御型発振回路から出力されるクロック信号を計数してそのアップ/ダウンカウント周期毎に前記第2のプログラマブル分周器の分周率をステップ状に可変させるアップ/ダウンカウンタと、を備え、前記第2のプログラマブル分周器の分周率の前記アップ/ダウンカウンタによる可変幅に応じて前記第1のプログラマブル分周器の分周率を可変させて前記位相周波数検出器に入力される前記第1のプログラマブル分周器の出力信号の周波数を可変させるようにしたPLL回路。
IPC (3件)：
H03L 7/183
, H04N 1/028
, H04N 1/19
H04N 1/028 A
, H03L 7/18 B
, H04N 1/04 102
5C051AA01
, 5C051BA03
, 5C051DA03
, 5C051DB01
, 5C051DB08
, 5C051DB18
, 5C051DC03
, 5C051DC07
, 5C051DE03
, 5C072AA01
, 5C072CA02
, 5C072DA02
, 5C072DA04
, 5C072EA05
, 5C072FB08
, 5J106PP03
, 5J106QQ08
, 5J106RR01
, 5J106RR06
, 5J106RR13
, 5J106RR14
, 5J106RR18
