特許
J-GLOBAL ID：200903090889066649
半導体集積回路装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-048739
公開番号（公開出願番号）：特開平10-247684
出願日： 1997年03月04日
公開日（公表日）： 1998年09月14日
要約：
【要約】【課題】 浅溝を用いて素子分離を行う際、ゲート絶縁膜端部に生じる寄生MISFETの発生を抑えることで、動作の安定したMISFETを形成することが可能な半導体装置の製造方法およびその方法で製造された半導体装置。【解決手段】 2酸化シリコンやポリシリコンで形成された第1の膜を半導体基板上に形成し、第1の膜上のマスクをマスクに溝を形成し溝内を2酸化シリコンなどの第1の絶縁体膜で充填する。それらの上部の所定の位置に第2の導電体膜を形成し、そこ以外の第1の膜を除去することでMISFETのゲート電極と配線層を形成する。【効果】 その上部に配線が形成される第1の絶縁物上面よりも、MISFETのゲート絶縁膜上面が上になる事が無いので、寄生MISFETが形成されること無く、安定した動作のMISFETを形成することが可能となる。
請求項（抜粋）：
半導体基板上と該半導体基板上に第1の絶縁体膜を介して第1の導電体膜が形成された第1の基体を用意する工程と、上記第1の基体の一部に、上記第1の絶縁体膜の膜厚と上記第1の導電体膜の膜厚との合計より深い深さを有する溝を形成する工程と、上記溝に絶縁物を充填する工程と、上記絶縁物が充填された上記溝以外の上記半導体基板上にMISFETを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
IPC (3件)：
H01L 21/76
, H01L 27/08 331
, H01L 29/78
H01L 21/76 L
, H01L 27/08 331 A
, H01L 29/78 301 K
