特許
J-GLOBAL ID：200903090966325539
電子回路部品搭載用基板
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-151899
公開番号（公開出願番号）：特開平9-008459
出願日： 1995年06月19日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 高密度化・小型化を達成できる電子回路部品搭載用基板を提供すること。【構成】 スルーホール6を有するベース基板2の表面S1 には、第1の接続端子群が形成され、裏面S2 の外周部には第2の接続端子群が形成されている。ベース基板2の表面S1 側には、ビルドアップ多層配線層B1 ,B2 が形成されている。ビルドアップ多層配線層B1 ,B2 は、内層導体層9aと絶縁層8a,9bとが交互に積層され、内層導体層8a同士がバイアホール11にて電気的に接続され、内層導体層8aがスルーホール11と電気的に接続されてなる。第1の接続端子群は、ビルドアップ多層配線層B1 ,B2 の最外層に形成されている。第1の接続端子群の中央部に位置する接続端子12Aは、バイアホール11を介してビルドアップ多層配線層B1 の内層導体層8aと接続されている。
請求項（抜粋）：
スルーホールを有するベース基板の一方の面の所定箇所に第1の接続端子群が形成され、その反対側の面の少なくとも外周部に第2の接続端子群が形成され、第1の接続端子群と第2の接続端子群とがスルーホールを介して電気的に接続されてなる電子回路部品搭載用基板において、前記ベース基板の第1の接続端子群が形成される側には、内層導体層と絶縁層とが交互に積層され、内層導体層同士がバイアホールにて電気的に接続され、また内層導体層がスルーホールと電気的に接続されたビルドアップ多層配線層が形成されてなり、前記第1の接続端子群は、該ビルドアップ多層配線層の最外層に形成されるとともに、前記第1の接続端子群の中央部に位置する接続端子は、バイアホールを介して前記ビルドアップ多層配線層の内層導体層と電気的に接続されてなることを特徴とする電子回路部品搭載用基板。
FI (3件)：
H05K 3/46 N
, H05K 3/46 E
, H05K 3/46 Q
