半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-185548
公開番号（公開出願番号）：特開2003-008021
出願日： 2001年06月19日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】より優れたソフトエラー耐性を有するSOI基板を用いた高信頼性のCMOS・SRAMセルを備える半導体装置及びその製造方法を提供することを目的とする。【解決手段】 SOI基板の表面半導体層上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極の両側の表面半導体層に形成された第1導電型ソース/ドレイン領域とから構成される半導体装置であって、前記第1導電型ソース/ドレイン領域の双方又は一方に接して第2導電型引出拡散層が形成され、少なくとも前記第1導電型ソース/ドレイン領域上から第2導電型引出拡散層上にわたってシリサイド層が形成されており、シリサイド層に接地電位が与えられてなる半導体装置。

請求項（抜粋）：

SOI基板の表面半導体層上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極の両側の表面半導体層に形成された第1導電型ソース/ドレイン領域とから構成される半導体装置であって、前記第1導電型ソース/ドレイン領域の双方又は一方に接して第2導電型引出拡散層が形成され、少なくとも前記第1導電型ソース/ドレイン領域上から第2導電型引出拡散層上にわたってシリサイド層が形成されており、シリサイド層に接地電位が与えられてなることを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 , H01L 21/8238 , H01L 21/8244 , H01L 27/08 331 , H01L 27/092 , H01L 27/11

FI (7件)：

H01L 27/08 331 E , H01L 29/78 626 B , H01L 29/78 613 A , H01L 27/10 381 , H01L 27/08 321 F , H01L 27/08 321 K , H01L 29/78 616 V

Fターム (48件)：

5F048AA00 , 5F048AA06 , 5F048AB01 , 5F048AC04 , 5F048BA16 , 5F048BB14 , 5F048BC03 , 5F048BC05 , 5F048BC06 , 5F048BF05 , 5F048BF16 , 5F048BF17 , 5F048BF18 , 5F083BS16 , 5F083BS17 , 5F083BS27 , 5F083BS30 , 5F083BS33 , 5F083BS35 , 5F083GA18 , 5F083HA02 , 5F083JA35 , 5F083JA53 , 5F110AA15 , 5F110BB04 , 5F110BB05 , 5F110BB06 , 5F110BB07 , 5F110BB08 , 5F110CC02 , 5F110DD01 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG12 , 5F110GG24 , 5F110GG60 , 5F110HJ01 , 5F110HJ04 , 5F110HJ06 , 5F110HJ13 , 5F110HJ23 , 5F110HK05 , 5F110HK40 , 5F110HM15

引用特許：

審査官引用 (7件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平11-137179 出願人：ソニー株式会社
特開昭62-109355
特開昭62-109355

全件表示

前のページに戻る