特許
J-GLOBAL ID：200903091107565354

半導体装置及びその製造方法

発明者：
竹村 康司

竹村 康司 について

, 
永井 紀行

永井 紀行 について

, 
大隅 貴寿

大隅 貴寿 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2008-087099
公開番号（公開出願番号）：特開2009-245957
出願日： 2008年03月28日
公開日（公表日）： 2009年10月22日
要約：
【課題】実装基板と半導体素子とがバンプを介して電気的に接続される半導体装置において、熱膨張係数差に起因する接続部の剥離を防止して、バンプと半導体素子との間の電気的接続状態を安定化させる半導体装置を得られるようにする。【解決手段】半導体素子4に設けられた半導体素子基板5におけるバンプ3と対向する位置に形成された接続電極7と、接続電極7の周縁部及び半導体素子基板5の上に形成された表面保護層8と、接続電極7及び表面保護層8の上に設けられ、バンプ3と電気的に接続するバリア金属層10とを備えている。表面保護層8におけるバリア金属層10との接続部には第1の凹部が設けられている。【選択図】 図3
請求項（抜粋）：
実装基板と半導体素子を有する半導体素子基板とがバンプを介して電気的に接続される半導体装置であって、 前記半導体素子と接続される接続電極が設けられた前記半導体素子基板と、 前記接続電極の周縁部を含む前記半導体素子基板の上に形成された表面保護層と、 前記接続電極及び表面保護層の上に設けられ、前記バンプと電気的に接続されるバリア金属層とを備え、 前記表面保護層における前記バリア金属層との接続部には第1の凹部が設けられていることを特徴とする半導体装置。
IPC (1件)：
H01L 21/60
FI (2件)：
H01L21/92 602K ,  H01L21/92 602J
引用特許：
出願人引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平11-108427   出願人：株式会社日立製作所
  • 特開昭64-24434号公報
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM