特許
J-GLOBAL ID:200903091246059250

DCテスト用テスト回路およびDCテスト用テスト回路を用いたDCテスト方法

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-238237
公開番号(公開出願番号):特開平11-083947
出願日: 1997年09月03日
公開日(公表日): 1999年03月26日
要約:
【要約】【課題】 レイアウト設計が容易で、同時変化による誤動作を引き起こさないDCテスト用テスト回路およびDCテスト用テスト回路を用いたDCテスト方法を提供する。【解決手段】 現在、出力バッファ7a〜7dよりそれぞれ出力されている値を保持しているテスト回路20a〜20dの値を、テスト用テスト回路内で、4回のシフト動作により巡回させる。シフト動作毎にセレクタの入力先を切替えることにより、4回のシフト動作の後、テスト回路20aおよび20cは、DCtestDataIn信号線11の値を保持し、テスト回路20bおよび20dは、元の値を保持する。これらの値を出力バッファ7a〜7dにそれぞれ供給することにより、出力バッファの同時変化数を2に押さえることができ、出力バッファの同時変化によるLSIの誤動作のないDCテストを行なうことができる。
請求項(抜粋):
LSIのDCテスト用テスト回路であって、複数の出力可能バッファに出力されている値をそれぞれ保持することが可能であり、前記複数の出力可能バッファにそれぞれ値を供給するための複数のテスト回路と、セレクタと、前記複数のテスト回路に保持された値を前記複数のテスト回路間で巡回させるために、前記複数のテスト回路および前記セレクタを環状に接続するための信号線とを含み、前記セレクタは、前記複数のテスト回路に含まれる第1のテスト回路およびデータ信号に接続され、選択信号に応答して、前記第1のテスト回路に保持されている値および前記データ信号の値のいずれか一方を選択して、前記複数のテスト回路に含まれる第2のテスト回路に供給する、DCテスト用テスト回路。
FI (2件):
G01R 31/28 V ,  G01R 31/28 G
引用特許:
審査官引用 (12件)
  • 特開昭63-052074
  • 特開昭59-211146
  • 特開平1-170873
全件表示

前のページに戻る