特許
J-GLOBAL ID:200903091251041220

半導体パッケージ

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-036295
公開番号(公開出願番号):特開平9-107048
出願日: 1996年02月23日
公開日(公表日): 1997年04月22日
要約:
【要約】【課題】 半導体装置としての信頼性の低下を防止した半導体パッケージ、およびCSPの特徴を有効に利用した半導体パッケージを提供する。【解決手段】 半導体チップ1に形成されたパッド2と、ボードとの接続のために半導体チップ1の主面上に形成されたバンプ電極4と、パッド2とバンプ電極4との間を接続する接続配線3とからなる外部接続用配線体が2列に平行に複数段形成されている。バンプ電極4は、センスアンプ領域SRの上部以外に設けられている。
請求項(抜粋):
半導体集積回路を有する半導体チップの主面上に外部の端子との接続のために形成されたバンプ電極と、前記半導体集積回路との接続のために前記半導体チップに形成されたパッドと、写真製版法で前記半導体チップの主面上に形成され、前記パッドと前記バンプ電極との間を電気的に接続する接続配線とで構成された外部接続用配線体を複数備える半導体パッケージにおいて、前記半導体集積回路が、機械的ストレスを含む外的要因により回路特性の変化を生じやすい脆弱回路を有する場合に、前記バンプ電極は、前記脆弱回路が設けられた領域の上部以外に形成されていることを特徴とする、半導体パッケージ。
IPC (3件):
H01L 23/12 ,  H01L 21/60 301 ,  H01L 21/321
FI (4件):
H01L 23/12 L ,  H01L 21/60 301 N ,  H01L 21/92 602 P ,  H01L 21/92 604 T
引用特許:
審査官引用 (8件)
  • TAB用半導体チップ
    公報種別:公開公報   出願番号:特願平4-150173   出願人:日本電気株式会社
  • 特開昭59-151450
  • 特開昭57-087145
全件表示

前のページに戻る