特許
J-GLOBAL ID：200903091314729073

半導体装置及びその製造方法

発明者：
春原 昌宏

春原 昌宏 について

, 
東 光敏

東 光敏 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-248398
公開番号（公開出願番号）：特開2007-067016
出願日： 2005年08月29日
公開日（公表日）： 2007年03月15日
要約：
【課題】 本発明は小型化を図ると共に、デバイス形成層を保護した状態で貫通孔及び貫通電極を形成することを課題とする。【解決手段】 半導体装置50は、貫通電極56を介してAl電極パッド20と再配線パターン52とを接続し、半導体素子14の再配線パターン52と配線基板12上の配線パターン24とをはんだバンプ58を介してフリップチップで接続する構成となっている。半導体素子14の上面には、デバイス形成層18と複数のAl電極パッド20が形成されている。Al電極パッド20と再配線パターン52との間には、半導体素子14を貫通する貫通孔54がドライエッチングにより設けられ、貫通孔54の内部には、Cuめっきにより貫通電極56が形成される。デバイス形成層18は、半導体素子14の上面に配置され、受光または発光が容易に行なえる。【選択図】 図2
請求項（抜粋）：
一面側にデバイス形成層と電極パッドを有する半導体素子の前記電極パッドと前記半導体素子の他面側に形成された配線パターンとを接続する貫通電極を有する半導体装置の製造方法であって、 前記半導体素子の一面側に第1レジスト層を形成する第1工程と、 前記第1レジスト層及び前記電極パッドの中心にエッチングにより開口を形成する第2工程と、 前記半導体素子の前記開口と連通する位置に貫通孔を形成する第3工程と、 前記半導体素子の他面側及び前記貫通孔の内周に絶縁層を形成する第4工程と、 前記第1レジスト層のうち前記電極パッドの表面を覆う部分を除去する第5工程と、 前記半導体素子の他面側に給電層を形成する第6工程と、 前記給電層の前記貫通孔に対向する部分にめっきにより導電材を析出させ、前記貫通孔内及び前記電極パッドの表面に前記貫通電極を形成する第7工程と、 前記給電層を除去する第8工程と、 を有することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/320 ,  H01L 23/52 ,  H01L 23/12 ,  H01L 33/00 ,  H01L 31/10
FI (5件)：
H01L21/88 J ,  H01L23/12 501P ,  H01L33/00 E ,  H01L21/88 T ,  H01L31/10 H
Fターム (34件)：
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH17 ,  5F033HH18 ,  5F033JJ11 ,  5F033KK11 ,  5F033KK17 ,  5F033MM05 ,  5F033MM30 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ41 ,  5F033RR04 ,  5F033RR06 ,  5F033RR22 ,  5F033SS04 ,  5F033SS15 ,  5F033TT07 ,  5F033VV07 ,  5F041AA47 ,  5F041CA93 ,  5F041CA98 ,  5F049NB03 ,  5F049PA15 ,  5F049SE05 ,  5F049SE09 ,  5F049SS03
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM