特許

J-GLOBAL ID：200903091338852321

半導体集積回路装置

発明者： 有本 和民
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-264779
公開番号（公開出願番号）：特開2001-093275
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 スタンバイ状態時における消費電流を低減することのできるメモリ混載LSIを提供する。【解決手段】 スリープモード時、ロジック回路(2)の保持データを転送制御回路(6)の制御のもとにメモリ回路(3)へ退避させた後、ロジック回路(2)に対するロジック電源(4)からの動作電源電圧の供給を停止する。

請求項（抜粋）：

与えられた信号に所定の処理を行なうロジック回路、前記ロジック回路と同一半導体基板上に形成され、前記ロジック回路の使用するデータを格納するためのメモリ回路、特定動作モード時、前記ロジック回路のデータを前記メモリ回路へ転送して前記メモリ回路に記憶させるためのデータ退避回路、および前記特定動作モード時、前記ロジック回路への電源電圧供給を停止する電源を備える、半導体集積回路装置。

IPC (4件)：

G11C 11/401 ,  G11C 11/41 ,  G11C 11/406 ,  G11C 16/04

FI (5件)：

G11C 11/34 371 G ,  G11C 11/34 Z ,  G11C 11/34 363 J ,  G11C 11/34 363 L ,  G11C 17/00 625

Fターム (19件)：

5B015HH04 ,  5B015JJ05 ,  5B015JJ07 ,  5B015KB33 ,  5B015KB74 ,  5B015KB91 ,  5B015PP07 ,  5B015PP08 ,  5B024AA01 ,  5B024BA20 ,  5B024BA29 ,  5B024DA08 ,  5B024DA14 ,  5B025AA07 ,  5B025AD01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD09 ,  5B025AE06

引用特許：

審査官引用 (2件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平6-309427   出願人：株式会社日立製作所, 株式会社日立マイコンシステム
• データ保護回路
  公報種別：公開公報   出願番号：特願平9-136937   出願人：ソニー株式会社