特許
J-GLOBAL ID：200903091389217183
マスクパターン補正方法とその補正システム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-338762
公開番号（公開出願番号）：特開平11-174658
出願日： 1997年12月09日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】同一デバイス内で複数のゲート材料をエッチングする際に生じるエッチング変換差によるプロセス起因の近接効果を補正すること。【解決手段】補正領域を抽出した(ステップS1)後、n+ 型多結晶Siゲート層を抽出する(ステップS2)。n+ 型多結晶Siゲート層の隣接パターン距離をp+ 型多結晶Siゲート層を含んで算出し(ステップS3)、n+ 型多結晶Siゲート層の隣接パターンの補正テーブルを参照して(ステップS4)、n+ 型多結晶Siゲート層のパターンを補正する(ステップS5)。次に、p+ 型多結晶Siゲート層を抽出し(ステップS6)、p+ 型多結晶Siゲート層の隣接パターン距離をn+ 型多結晶Siゲート層を含んで算出する(ステップS7)。p+ 型多結晶Siゲート層の隣接パターンの補正テーブルを参照して(ステップS8)、p+ 型多結晶Siゲート層のパターンを補正する(ステップS9)。
請求項（抜粋）：
第1の被加工材料と、この第1の被加工材料と加工特性の異なる第2の被加工材料を複数配置して成る半導体装置のマスクパターン補正方法に於いて、第1の被加工材料を抽出する第1のステップと、上記第1の被加工材料の隣接パターン距離を、第2の被加工材料を含めて算出する第2のステップと、上記第1の被加工材料の隣接パターンの補正テーブルを参照する第3のステップと、上記補正テーブルに基いて、上記第1の被加工材料のマスクパターンを補正する第4のステップと、上記第2の被加工材料を抽出する第5のステップと、上記第2の被加工材料の隣接パターン距離を、上記第1の被加工材料を含めて算出する第6のステップと、上記第2の被加工材料の隣接パターンの補正テーブルを参照する第7のステップと、上記補正テーブルに基いて、上記第2の被加工材料のマスクパターンを補正する第8のステップとを具備することを特徴とする半導体装置のマスクパターン補正方法。
IPC (2件)：
FI (2件)：
G03F 1/08 T
, H01L 21/30 502 W
