特許
J-GLOBAL ID：200903091400801399
クロスポイント型強誘電体メモリ
発明者：
,
出願人/特許権者：
代理人 (3件)：
上柳 雅誉
, 藤綱 英吉
, 須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-369074
公開番号（公開出願番号）：特開2005-136071
出願日： 2003年10月29日
公開日（公表日）： 2005年05月26日
要約：
【課題】 強誘電体キャパシタからなるメモリセルアレイが、複数層積層されたクロスポイント型強誘電体メモリにおいて、層間絶縁層を介して各層に配置されたメモリセルアレイが、隣接するメモリセルアレイから受けるノイズを防止して、高品質なクロスポイント型強誘電体メモリを提供する。【解決手段】 クロスポイント型強誘電体メモリ100は、第1メモリセルアレイ30と第2メモリセルアレイ60とが、第1層間絶縁層20と第2層間絶縁層50とを介して積層されている。第1メモリセルアレイ30は、ストライプ状に形成された下部電極36と、下部電極36と交叉する方向にストライプ状に形成された上部電極38と、下部電極36と、上部電極38との、少なくとも交叉部分に配置される強誘電体キャパシタ34と、強誘電体キャパシタ34の相互間に形成された埋め込み絶縁層32とを含む。第1層間絶縁層20は、第1絶縁層24と、第2絶縁層26との間に導電層22を有している。【選択図】 図2
請求項（抜粋）：
複数のメモリセルアレイが、層間絶縁層を介して積層され、
前記メモリセルアレイは、
ストライプ状に形成された下部電極と、
前記下部電極と交叉する方向にストライプ状に形成された上部電極と、
前記下部電極と、前記上部電極との、少なくとも交叉部分に配置される強誘電体部とを含む強誘電体キャパシタと、
前記強誘電体キャパシタの相互間に形成された埋め込み絶縁層と、を含み、
前記層間絶縁層は、第1絶縁層と、第2絶縁層との間に導電層を有するクロスポイント型強誘電体メモリ。
IPC (1件)：
FI (1件)：
Fターム (15件)：
5F083FR10
, 5F083GA13
, 5F083JA02
, 5F083JA15
, 5F083JA17
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA43
, 5F083JA44
, 5F083LA12
, 5F083LA16
, 5F083PR04
, 5F083PR39
