半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-402801
公開番号（公開出願番号）：特開2002-203971
出願日： 2000年12月28日
公開日（公表日）： 2002年07月19日
要約：

【要約】【課題】高性能で且つCMOSFETを容易に実現できる縦型へテロMOSFET構造を提供することを目的とする。【解決手段】 SiGeソース/ドレイン層、ひずみGeチャネル層、SiGeソース/ドレイン層を積層し、側壁にゲート絶縁膜を介してゲート電極を形成する。チャネル層となるひずみGe層を用いることにより、縦方向(キャリアの走行方向)に格子の伸びた結晶層をチャネルに利用でき、より高速の移動度が期待できる。さらに、伝導帯、価電子帯ともにソース部がチャネル部に対して高いエネルギーとなるため、電子・正孔ともに加速した電荷をチャネルに注入できる構造が実現でき、同一の材料系で容易に超高速のCMOSFETを作製することが可能となる。

請求項（抜粋）：

IV族半導体からなる第1の半導体結晶と、前記第1の半導体結晶の上に積層されたIV族半導体からなる第2の半導体結晶と、前記第2の半導体結晶の上に積層されたIV族半導体からなる第3の半導体結晶と、前記第2の半導体結晶の側壁を被覆するゲート絶縁膜と、前記ゲート絶縁膜を介して前記第2の半導体結晶の側壁上に設けられたゲート電極と、を備え、第1及び第3の半導体結晶の少なくともいずれかは、電子に対する伝導帯のポテンシャルが前記第2の半導体結晶の電子に対する伝導帯のポテンシャルよりも高く、且つ正孔に対する価電子帯のポテンシャルが前記第2の半導体結晶の正孔に対する価電子帯のポテンシャルよりも高く、前記ゲート電極に印加する電圧に応じた電界効果により前記第2の半導体結晶の前記側壁付近に反転層を誘起して前記第1の半導体結晶と前記第3の半導体結晶との間の電子あるいは正孔の流れを制御する、半導体装置。

IPC (5件)：

H01L 29/786 , H01L 21/8238 , H01L 27/092 , H01L 29/78 652 , H01L 29/78 653

FI (6件)：

H01L 29/78 652 T , H01L 29/78 653 D , H01L 29/78 626 A , H01L 27/08 321 G , H01L 29/78 616 V , H01L 29/78 618 B

Fターム (50件)：

5F048AA08 , 5F048AC03 , 5F048BA03 , 5F048BA09 , 5F048BA10 , 5F048BA19 , 5F048BB01 , 5F048BB04 , 5F048BB05 , 5F048BB09 , 5F048BB11 , 5F048BC03 , 5F048BC11 , 5F048BC15 , 5F048BD07 , 5F048BD09 , 5F110AA01 , 5F110AA09 , 5F110BB04 , 5F110CC09 , 5F110DD01 , 5F110DD06 , 5F110DD13 , 5F110DD24 , 5F110DD25 , 5F110EE04 , 5F110EE08 , 5F110EE09 , 5F110EE22 , 5F110EE41 , 5F110EE42 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF23 , 5F110FF26 , 5F110FF29 , 5F110GG01 , 5F110GG03 , 5F110GG06 , 5F110GG25 , 5F110GG28 , 5F110GG42 , 5F110GG47 , 5F110HK08 , 5F110HK25 , 5F110HK27 , 5F110HM12 , 5F110HM13

引用特許：

審査官引用 (2件)

垂直MISFETディバイス,CMOSプロセスインテグレイション,RAMアプリケイション
公報種別：公開公報出願番号：特願平8-191301 出願人：インテルウニフェルシテールミクロエレクトロニカセントルムフェライニジンクゾンダウィンストベヤーク
縦型電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平7-338589 出願人：松下電器産業株式会社

前のページに戻る