特許
J-GLOBAL ID:200903091641912701

積層型セラミックキャパシタ

発明者:
出願人/特許権者:
代理人 (2件): 三好 秀和 ,  伊藤 正和
公報種別:公開公報
出願番号(国際出願番号):特願2005-045986
公開番号(公開出願番号):特開2006-032904
出願日: 2005年02月22日
公開日(公表日): 2006年02月02日
要約:
【課題】本発明はサイズまたは工程数を増加させなくても、高容量でありながら寄生インダクタンスを最少化され高周波回路のデカップリング用に適した積層型セラミックキャパシタに関するものである。【解決手段】上記積層型セラミックキャパシタは複数のセラミックシートを積層して成るセラミックブロック;上記セラミックブロックの対向する外側面上に形成され各々+または-端子に設定される複数の外部電極; 上記セラミックブロックの内部に上下に隣接し相異する方向の電流が流れる一つ以上の第1、2の内部電極;及び、上記第1内部電極に各々一体で形成され+あるいは-端子に設定された外部電極に連結される複数の引出パターンを含む。【選択図】図4
請求項(抜粋):
複数のセラミックシートを積層して形成されるセラミックブロックと、 上記セラミックブロックの対向する外側面上に形成され各々+または-端子に設定される複数の外部電極と、 上記セラミックブロックの内部に上下に隣接し相異する方向の電流が流れる一つ以上の第1、2内部電極と、 上記第1内部電極に各々一体で形成され+あるいは-端子に設定された外部電極に連結される複数の引出パターンとを含む積層型セラミックキャパシタ。
IPC (4件):
H01G 4/30 ,  H01G 4/12 ,  H01G 2/00 ,  H01G 4/252
FI (6件):
H01G4/30 301B ,  H01G4/30 301C ,  H01G4/30 301D ,  H01G4/12 352 ,  H01G1/16 ,  H01G1/14 C
Fターム (21件):
5E001AB03 ,  5E001AC03 ,  5E001AC08 ,  5E001AF03 ,  5E001AF06 ,  5E001AH01 ,  5E001AJ01 ,  5E001AJ03 ,  5E001AZ01 ,  5E082AB03 ,  5E082BB07 ,  5E082BC14 ,  5E082CC17 ,  5E082EE11 ,  5E082EE16 ,  5E082EE35 ,  5E082FG06 ,  5E082FG26 ,  5E082GG10 ,  5E082JJ15 ,  5E082LL01
引用特許:
出願人引用 (2件)
  • 日本特許公開番号2002-151349号
  • 日本特許公開番号2002-164256号
審査官引用 (7件)
  • チップ型積層セラミックコンデンサ
    公報種別:公開公報   出願番号:特願平6-143148   出願人:京セラ株式会社
  • 積層型薄膜コンデンサ
    公報種別:公開公報   出願番号:特願平8-351198   出願人:京セラ株式会社
  • 積層コンデンサ
    公報種別:公開公報   出願番号:特願平11-127908   出願人:株式会社村田製作所
全件表示

前のページに戻る