メモリデバイスのための較正技術

発明者： ,
出願人/特許権者：
代理人 (3件)：谷義一 , 阿部和夫 , 橋本傳一
公報種別：公表公報
出願番号（国際出願番号）：特願2001-584433
公開番号（公開出願番号）：特表2004-516591
出願日： 2001年05月14日
公開日（公表日）： 2004年06月03日
要約：

メモリデバイス内で使用される改良型スタートアップ/リセット較正装置および方法が開示されている。複数のデータパスの1つが、クロック信号に対してビットごとに較正され、その後複数のデータパスのその他が、前に較正されたデータパスに対してビットごとにアライメントされ、全てのデータパス上にシリアルおよびパラレルビットアライメントを生じさせる。

請求項（抜粋）：

メモリデバイスのデータパスを較正する方法であって、第1データパス上のデータをクロックインするためのクロック信号に対して、前記第1データパス上にあるデータをアライメントするため、前記メモリデバイスの前記第1データパスを較正するステップと、前記第1データパスからの較正されたデータを使用して、前記クロック信号に対して、第2データパス上にあるデータをアライメントするため、前記メモリデバイスの前記第2データパスを較正するステップとを備えたことを特徴とする方法。

IPC (2件)：

G11C11/407 , G06F12/00

FI (4件)：

G11C11/34 354C , G06F12/00 564A , G06F12/00 597R , G11C11/34 362S

Fターム (22件)：

5B060CC01 , 5M024AA40 , 5M024AA49 , 5M024BB27 , 5M024BB32 , 5M024BB33 , 5M024BB34 , 5M024BB40 , 5M024DD83 , 5M024GG01 , 5M024GG05 , 5M024GG20 , 5M024JJ03 , 5M024JJ12 , 5M024JJ33 , 5M024JJ34 , 5M024JJ35 , 5M024JJ38 , 5M024PP01 , 5M024PP02 , 5M024PP07 , 5M024PP10

引用特許：

審査官引用 (5件)

半導体装置システム及び半導体装置
公報種別：公開公報出願番号：特願平9-170714 出願人：富士通株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平9-287343 出願人：富士通株式会社
半導体装置システム及び半導体装置
公報種別：公開公報出願番号：特願平9-196059 出願人：富士通株式会社

全件表示

前のページに戻る