不揮発性半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-330971
公開番号（公開出願番号）：特開2002-133894
出願日： 2000年10月30日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】不良ブロックが生じた場合、製造効率が低下するとともに、パッケージ後に検出された不良ブロックを確実に非選択保持状態とすることが困難であった。【解決手段】各ブロックデコーダ12は、ブロックアドレス信号が供給されるデコード回路29と直列にトランジスタ35が接続されている。このトランジスタ35をラッチ回路36にラッチされたデータに応じてオフとすることにより、このブロックデコーダに対応するブロックを非選択保持状態に設定できる。したがって、パッケージ後のバーンイン試験により不良ブロックが検出された場合においても、この不良ブロックを容易に非選択保持状態に設定することができる。

請求項（抜粋）：

複数のブロックを有し、各ブロックは複数のワード線と、これらワード線に接続された複数のメモリセルを有するメモリセルアレイと、前記各ブロックに対応して配置され、アドレス信号に応じて対応するブロックを選択する複数のブロックデコーダと、前記各ブロックデコーダに設けられ、前記アドレス信号をデコードするデコード回路と、前記デコード回路に直列接続され、前記デコード回路を活性化又は非活性化する第1のスイッチ素子と、前記複数のブロックのうち、非選択保持状態とするブロックのアドレスを記憶する記憶部と、前記各ブロックデコーダに設けられ、前記記憶部から供給されるアドレスに応じて前記第1のスイッチ素子をオフ状態に設定する設定回路とを具備することを特徴とする不揮発性半導体記憶装置。

IPC (3件)：

G11C 29/00 603 , G06F 12/16 310 , G11C 16/06

FI (3件)：

G11C 29/00 603 H , G06F 12/16 310 R , G11C 17/00 639 B

Fターム (14件)：

5B018GA04 , 5B018HA40 , 5B018NA06 , 5B018QA13 , 5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD02 , 5B025AD13 , 5B025AE08 , 5L106AA10 , 5L106CC07 , 5L106CC09 , 5L106CC16

引用特許：

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平11-077432 出願人：株式会社東芝
半導体記憶装置及びデータ処理装置
公報種別：公開公報出願番号：特願平9-354613 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ

前のページに戻る