特許

J-GLOBAL ID：200903091829095450

半導体記憶装置及びデータ処理装置

発明者： 品川 裕 ,  鈴川 一文 ,  藤戸 正道 ,  田中 利広 ,  大島 隆文
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平9-354613
公開番号（公開出願番号）：特開平11-185494
出願日： 1997年12月24日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 救済を施した場合でも読み出し動作の高速化を図る。【解決手段】 欠陥を含むメモリブロックを救済するための冗長ブロック(SPA)と、救済情報を保持する救済情報保持手段(REG)と、上記救済情報保持手段の保持情報に基づいて、欠陥を有するメモリブロックに代えて上記冗長ブロックを選択して回路動作に関与させる選択手段(WSEL,RSEL)とを設け、欠陥を有するメモリセルアレイに代えて上記冗長ブロックを選択して回路動作に関与させる。それにより、アドレス信号が入力される毎に当該入力アドレスと冗長アドレスとの比較を不要とし、メモリアクセスの高速化を図る。

請求項（抜粋）：

複数の不揮発性記憶素子がマトリクス配置されたメモリブロックが複数設けられ、上記不揮発性記憶素子に対して電気的な書込みを可能とする半導体記憶装置において、欠陥を含む上記メモリブロックの代替としての冗長ブロックと、救済情報を保持する救済情報保持手段と、上記救済情報保持手段の保持情報に基づいて、欠陥を有するメモリブロックに代えて上記冗長ブロックを選択して回路動作に関与させる選択手段と、を含むことを特徴とする半導体記憶装置。

IPC (6件)：

G11C 29/00 603 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 29/00 603 G ,  G11C 17/00 639 A ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平6-253928   出願人：三洋電機株式会社
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平4-226895   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
  公報種別：公開公報   出願番号：特願平7-310619   出願人：株式会社東芝