特許
J-GLOBAL ID：200903091741655587

粗遅延間隔および精密遅延間隔のタイミングのためのリング発振器を含む同期ミラー遅延(SMD)回路、およびその方法

発明者：
キルシュ, ハワード シー.

キルシュ, ハワード シー. について


出願人/特許権者：
マイクロン テクノロジー,インコーポレイティド

マイクロン テクノロジー,インコーポレイティド について


代理人 (3件)： 山本 秀策 ,  安村 高明 ,  森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2004-531653
公開番号（公開出願番号）：特表2005-539337
出願日： 2003年08月27日
公開日（公表日）： 2005年12月22日
要約：
同期ミラー遅延(300)は複数のタップクロック信号(T1信号〜T7信号)を生成するリング発振器を含み、その一つのタップクロック信号は発振クロック信号に指定される。モデル遅延線は、入力クロック信号に応答し、入力クロック信号に関連したモデル遅延を有するモデル遅延クロック信号を生成する。粗遅延線回路は、発振信号、入力信号およびモデル遅延クロック信号に対応した粗い遅延数(316)を生成し、基準数値と等しい遅延数に対応する粗遅延イネーブル信号を有効化する。精密遅延回路はタップクロック信号をラッチし、ラッチした信号から精密な遅延を生成し、粗遅延イネーブル信号に応じた精密な遅延を有する精密遅延イネーブル信号を有効化する。出力回路は、粗イネーブル信号および精密イネーブル信号の有効化に対応して遅延クロック信号を生成する。
請求項（抜粋）：
複数のタップクロック信号を生成するように動作可能なリング発振器であって、一つのタップクロック信号は発振クロック信号に指定され、各タップクロック信号が該発振クロック信号に対してそれぞれの遅延を有する、リング発振器と、 入力クロック信号を受け取るように適合され、該入力クロック信号に応答してモデル遅延クロック信号を生成するように動作可能なモデル遅延線であって、該モデル遅延クロック信号は該入力クロック信号に対してモデル遅延を有する、モデル遅延線と、 該入力クロック信号を受け取るように適合され、該リング発振器および該モデル遅延線に結合された粗遅延回路であって、該粗遅延回路は、該発振信号、該入力信号および該モデル遅延クロック信号に応答して粗遅延カウントを生成するように動作可能であり、さらに、該遅延カウントが基準カウント値に等しいことに応答して粗遅延イネーブル信号を有効にするように動作可能である、粗遅延回路と、 該タップクロック信号を受け取るように該リング発振器に結合され、該粗遅延イネーブル信号を受け取るように該粗遅延回路に結合され、該入力クロック信号を受け取るように適合された精密遅延回路であって、該精密遅延回路は、該入力クロック信号に応答して該タップクロック信号をラッチし、該ラッチされたタップクロック信号から精密遅延を生成するように動作可能であり、該精密遅延回路は、該粗遅延イネーブル信号に応答して精密遅延イネーブル信号を有効にするように動作可能であり、該精密遅延イネーブル信号は該粗遅延イネーブル信号に対して該精密遅延を有する、精密遅延回路と、 該粗遅延回路および該精密遅延回路に結合された出力回路であって、該出力回路は、該粗遅延イネーブル信号および精密遅延イネーブル信号が有効になることに応答して遅延クロック信号を生成する、出力回路と を備える、同期ミラー遅延。
IPC (4件)：
G11C11/407 ,  G06F1/10 ,  H03K5/00 ,  H03L7/00
FI (5件)：
G11C11/34 354C ,  H03L7/00 D ,  G06F1/04 330A ,  H03K5/00 V ,  G11C11/34 362S
Fターム (25件)：
5B079BC03 ,  5B079CC02 ,  5B079CC14 ,  5B079DD06 ,  5B079DD13 ,  5J106AA04 ,  5J106CC03 ,  5J106CC26 ,  5J106CC58 ,  5J106CC59 ,  5J106DD24 ,  5J106DD42 ,  5J106FF09 ,  5J106HH02 ,  5J106KK38 ,  5J106KK40 ,  5M024AA49 ,  5M024BB27 ,  5M024BB33 ,  5M024BB34 ,  5M024DD83 ,  5M024JJ38 ,  5M024PP01 ,  5M024PP02 ,  5M024PP07
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM