特許

J-GLOBAL ID：200903092065398629

半導体製造における自己整合接点プロセスおよび標準の自己整合接点半導体製造プロセスの改良方法ならびに自己整合接点半導体製造方法

発明者： ユルゲン ヴィットマン ,  ブルーノ シュプラー ,  デイヴ ドブジンスキー ,  ヴォルフガング ベルクナー
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  インターナショナル ビジネス マシーンズ コーポレーション
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-177449
公開番号（公開出願番号）：特開2000-031086
出願日： 1999年06月23日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 製造された半導体デバイスにおける電気的フェールの可能性を減少させる改良SACプロセスを提供する。【解決手段】 SACプロセスフローの改良方法は、CBライナーのエッチング後に絶縁スペーサをゲートスタック上に堆積させることおよび従来行われていた窒化物スペーサの堆積とエッチングを排除することを含む。次ぎに、絶縁スペーサをスタックの間でエッチングして、ビット線接点を挿入ポリ(接点)から十分に絶縁分離させる。標準的なCB窒化物ライナーエッチングの後に絶縁スペーサを堆積させることで、製造された構造体における完全性がさらに達成される。

請求項（抜粋）：

半導体製造における自己整合接点(SAC)プロセスを改良するための方法において、製造時に形成されたゲートスタック上に絶縁層を堆積させる工程、および絶縁層をエッチングして接点域からゲートスタックを絶縁分離するスペーサを形成させる工程からなることを特徴とする、半導体製造における自己整合接点プロセスの改良方法。

IPC (5件)：

H01L 21/28 ,  H01L 21/31 ,  H01L 21/768 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/28 L ,  H01L 21/31 C ,  H01L 21/90 P ,  H01L 29/78 301 P

引用特許：

審査官引用 (3件)

• 特開平4-014226
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-067130   出願人：株式会社東芝
• 多層配線の形成方法
  公報種別：公開公報   出願番号：特願平7-204488   出願人：ソニー株式会社