特許
J-GLOBAL ID:200903092134010930
降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器
発明者:
,
,
出願人/特許権者:
代理人 (1件):
森下 賢樹
公報種別:公開公報
出願番号(国際出願番号):特願2005-158687
公開番号(公開出願番号):特開2006-340421
出願日: 2005年05月31日
公開日(公表日): 2006年12月14日
要約:
【課題】 過電流状態を検出して保護可能な降圧型スイッチングレギュレータの制御回路を提供する。【解決手段】 ドライバ回路10は、スイッチングレギュレータの出力電圧Voutが所定の基準電圧に近づくように、そのデューティ比が制御されるパルス幅変調信号Vpwmにもとづき、スイッチングトランジスタM1および同期整流用トランジスタM2のゲートに印加すべき第1、第2ゲート電圧Vg2を生成する。比較部30は、スイッチングトランジスタM1の両端の電圧ΔVと所定のしきい値電圧Vthを比較し、スイッチングトランジスタM1の両端の電圧ΔVが所定のしきい値電圧Vthを上回ると、所定レベルの比較信号を出力する。ラッチ回路40は、比較部30から出力される比較信号Vcmpをラッチする。ドライバ回路10は、ラッチ回路40において比較信号Vcmpがハイレベルにラッチされる期間、スイッチングトランジスタM1を強制的にオフする。【選択図】 図2
請求項(抜粋):
降圧型スイッチングレギュレータの制御回路であって、
入力端子と接地間に直列に接続されたスイッチングトランジスタと同期整流用トランジスタを含み、2つのトランジスタの接続点の電圧をスイッチング電圧としてスイッチングレギュレータ出力回路に出力する出力段と、
前記スイッチングレギュレータ出力回路の出力電圧が所定の基準電圧に近づくように、そのデューティ比が制御されるパルス幅変調信号にもとづき、前記スイッチングトランジスタおよび前記同期整流用トランジスタのゲートに印加すべき第1、第2ゲート電圧を生成するドライバ回路と、
前記スイッチングトランジスタの両端の電圧と所定のしきい値電圧を比較し、前記スイッチングトランジスタの両端の電圧が前記しきい値電圧を上回ると、所定レベルの比較信号を出力する比較部と、
前記比較部から出力される比較信号をラッチして出力するラッチ回路と、
前記ラッチ回路において前記比較信号が前記所定レベルにラッチされる期間、前記スイッチングトランジスタを強制的にオフする保護回路と、
を備えることを特徴とする制御回路。
IPC (2件):
FI (2件):
Fターム (29件):
5G004AA04
, 5G004AB02
, 5G004BA03
, 5G004BA04
, 5G004DA04
, 5G004DB02
, 5G004EA01
, 5H730AA20
, 5H730AS01
, 5H730AS05
, 5H730AS19
, 5H730BB03
, 5H730BB04
, 5H730BB09
, 5H730DD04
, 5H730DD16
, 5H730DD21
, 5H730DD32
, 5H730EE22
, 5H730EE38
, 5H730FD03
, 5H730FF02
, 5H730FG05
, 5H730XX03
, 5H730XX15
, 5H730XX23
, 5H730XX36
, 5H730XX43
, 5H730XX45
引用特許:
出願人引用 (2件)
-
電子装置
公報種別:公開公報
出願番号:特願2002-184103
出願人:ソニー株式会社
-
スイッチング電源装置
公報種別:公開公報
出願番号:特願2001-050314
出願人:ティーディーケイ株式会社
審査官引用 (3件)
前のページに戻る