特許

J-GLOBAL ID：200903092169752114

ライン相互結線と、拡散部へのボーダレス・コンタクトとを同時に形成する方法

発明者： ラーマ・ディバカルニー ,  ラリー・エイ・ネスビット ,  カール・ジェイ・レイデンス
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレ-ション
代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-002760
公開番号（公開出願番号）：特開2001-223271
出願日： 2001年01月10日
公開日（公表日）： 2001年08月17日
要約：

【要約】【課題】 ビットラインなどのライン相互結線と、ビットライン・コンタクトなどの拡散部へのボーダレス・コンタクトとを同時に形成する。【解決手段】 本発明による半導体基板は、半導体基板上にあらかじめパターン付けされたゲート・スタック12を含んでおり、第1のレベル42を形成する第1の誘電体40により被覆されていて、その後第2の誘電体44が堆積されて、第2のレベル46を形成する。ライン相互結線用の開口62は、リソグラフィーおよびエッチングにより第2のレベル46に形成されている。エッチングは、基板のアレイ領域30における微細結晶化された領域まで連続されて、ライン相互結線、例えばビットラインなどの開口に対応したゲート・スタック12の間において、ボーダレス・コンタクト用開口を形成している。これらの開口は、1つ以上の導電体により充填されて、ビットラインなどのライン相互結線に対応する、例えばビットライン・コンタクトなどの拡散部へのコンタクトを形成する。

請求項（抜粋）：

ライン相互結線と、該ライン相互結線に対応する拡散部へのボーダレス・コンタクトとを同時に形成するための方法であって、該方法は、第1のレベルを形成するように上側に堆積された第1の誘電体と、それぞれが前記第1の誘電体とは異なるエッチング選択性を有する材料を含む絶縁性キャップと絶縁性側壁とを有する予めパターン付けされたゲート・スタックを含むアレイ領域と、予めパターン付けされた前記ゲート・スタック下側の単結晶領域と、を有する半導体基板を得るステップと、前記アレイ領域にわたって第2の誘電体を堆積して第2のレベルを形成するステップと、前記第2のレベルにおいてライン相互結線用開口をリソグラフィーにより形成させるとともにエッチングするステップと、前記単結晶領域までエッチングを続けて予めパターン付けされた前記ゲート・スタックに対してボーダレスな開口を前記第1のレベルに形成するステップと、前記開口に導電体を堆積させ、前記拡散部へのボーダレス・コンタクトと、前記ライン相互結線とを形成するステップと、を含む方法。

IPC (4件)：

H01L 21/768 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 461 ,  H01L 21/90 D ,  H01L 27/10 625 Z ,  H01L 27/10 671 A

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-123026   出願人：ソニー株式会社
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-164639   出願人：株式会社日立製作所