マルチステージインタリーブのアドレスデータ生成回路及びアドレスデータ生成方法

発明者： ,
出願人/特許権者：
代理人 (1件)：穂坂和雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273898
公開番号（公開出願番号）：特開2001-102940
出願日： 1999年09月28日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】本発明はマルチステージインタリーブのアドレス生成回路及びアドレス生成方法に関し,メモリ容量を削減することにより回路規模を縮小し,装置を小型化することを目的とする。【解決手段】最終ステージ,中間ステージ及び第1ステージを含む複数の各ステージがそれぞれ最小単位のインタリーブパターンを保持する保持回路を備え,段階的に順次インタリーブパターンを求めて最終的にアドレッシングしたいデータに対応したインタリーブパターンのアドレスデータを求める複数ステージの演算回路を備える。各ステージのインタリーブパターンを保持する保持回路のアクセス回路とそれぞれの演算回路のクロックを同期させることにより,各段階での演算結果を記憶手段に保持することなく発生するよう構成する。

請求項（抜粋）：

マルチステージインタリーブのアドレス生成回路において,最終ステージ,中間ステージ及び第1ステージを含む複数の各ステージがそれぞれ最小単位のインタリーブパターンを保持する保持回路を備え,段階的に順次インタリーブパターンを求めて最終的にアドレッシングしたいデータに対応したインタリーブパターンのアドレスデータを求める複数ステージの演算回路を備え,前記各ステージのインタリーブパターンを保持する保持回路のアクセス回路とそれぞれの演算回路のクロックを同期させることにより,各段階での演算結果を記憶手段に保持することなく発生することを特徴とするマルチステージインタリーブのアドレスデータ生成回路。

IPC (5件)：

H03M 13/27 , G06F 11/10 330 , H03M 13/13 , H03M 13/29 , H04J 13/00

FI (5件)：

H03M 13/27 , G06F 11/10 330 F , H03M 13/13 , H03M 13/29 , H04J 13/00 A

Fターム (14件)：

5B001AA04 , 5B001AC05 , 5B001AD06 , 5B001AE04 , 5J065AA03 , 5J065AB01 , 5J065AC02 , 5J065AD04 , 5J065AD10 , 5J065AF03 , 5J065AG06 , 5J065AH06 , 5J065AH17 , 5K022EE01

引用特許：

審査官引用 (2件)

インターリーバ
公報種別：公開公報出願番号：特願平11-087632 出願人：国際電気株式会社
マルチステージ・インタリーブ・パターン生成器
公報種別：公開公報出願番号：特願平11-076763 出願人：富士通株式会社

前のページに戻る