特許
J-GLOBAL ID：200903092273389315
A/D変換器のテスト装置及び方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-126358
公開番号（公開出願番号）：特開2000-323990
出願日： 1999年05月06日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】外部に特別な試験装置を必要とせず、簡単なテスト手順で微分非直線特性誤差及びミスコードの検出が可能とする。【解決手段】初期値をnビットの00・・・01とし比較信号COの立ち上がり毎にそのカウント値を単純に増加させ増分IDを出力する増分カウンタ1と、出力コードDNと増分IDとを比較し両者が一致したとき比較信号COを出力する比較回路2と、相続く2つの比較信号COの期間の変換同期パルスLPの数を計数してA/D変換器20の変換動作回数である変換数NCを求めこの変換数NCが予め設定した上限値UL及び下限値LLと比較して微分非直線特性誤差(DNLE)が所定規格範囲内であるか否かを判定するDNLE判定回路10とを備える。
請求項（抜粋）：
外部から供給を受けたテスト信号をアナログディジタル(以下A/D)変換し前記テスト信号の電圧に応じてn(正の整数)ビットのディジタル信号である1組の出力コードの1つと1変換動作毎に変換動作したことを示す変換同期パルスとを出力するnビットのA/D変換器のテストを行うためこのA/D変換器と同一のLSIに内蔵されたA/D変換器のテスト装置において、初期値をnビットの00・・・01とし後述の比較回路の出力である比較信号の立ち上がり毎にそのカウント値を単純に増加させ増分を出力する増分カウンタと、第1入力端に入力する前記A/D変換器の前記出力コードと第2入力端に入力する前記増分カウンタの増分とを比較し両者が一致したとき比較信号を出力する比較回路と、前記A/D変換器からの前記変換同期パルスの供給を受け相続く2つの前記比較信号の期間の前記変換同期パルスの数を計数して前記A/D変換器の変換動作回数を求めこの変換動作回数を予め設定した前記変換動作回数の上限値及び下限値と比較して微分非直線特性誤差(DNLE)が所定規格範囲内であるか否かを判定するDNLE判定回路とを備えることを特徴とするA/D変換器のテスト装置。
IPC (2件)：
FI (2件)：
H03M 1/10 C
, G01R 31/28 C
2G032AA09
, 2G032AE08
, 2G032AH04
, 2G032AK11
, 2G032AK19
, 5J022AA01
, 5J022AC04
, 5J022CE01
, 5J022CE04
, 5J022CE05
, 5J022CE08
, 5J022CF01
, 9A001EE01
, 9A001EE05
, 9A001KK56
, 9A001LL05
