特許
J-GLOBAL ID：200903092300905703

積層型セラミック電子部品の製造方法

発明者：
廣田 雅樹

廣田 雅樹 について

, 
石田 勝彦

石田 勝彦 について

, 
谷口 政明

谷口 政明 について

, 
川口 慶雄

川口 慶雄 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 小柴 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2003-061035
公開番号（公開出願番号）：特開2004-273662
出願日： 2003年03月07日
公開日（公表日）： 2004年09月30日
要約：
【課題】内部電極が薄層化され、それに伴って、内部電極用導電性ペーストに含まれる導電性金属粉末の平均粒径が1μm以下とされたとき、この内部電極用導電性ペーストをビアホール導体の形成のために用いると、焼結による収縮の度合いが大きすぎるため、ビアホール導体において空隙が発生したり、ビアホール導体の近傍においてクラックが発生したりする。【解決手段】ビアホール導体6および7の形成のための導電性ペーストとして、その平均粒径が内部電極用導電性ペーストに含まれる導電性金属粉末の1μm以下といった平均粒径の3倍以下の平均粒径を有する第1の導電性金属粉末と、第1の導電性金属粉末の平均粒径より大きい、たとえば4〜15μmの範囲の平均粒径を有する第2の導電性金属粉末とを含むものを用いる。第1の導電性金属粉末は、好ましくは、導電性金属粉末の合計に対して、3〜40重量%含む。【選択図】 図1
請求項（抜粋）：
複数のセラミックグリーンシートを用意する工程と、 前記セラミックグリーンシートの特定のものに内部電極用導電性ペーストを付与することによって、内部電極を形成する工程と、 複数の前記セラミックグリーンシートを積層することによって、生の積層体を得る工程と、 前記生の積層体または前記セラミックグリーンシートの特定のものに貫通孔を設けるとともに、前記貫通孔内にビアホール用導電性ペーストを充填することによって、前記内部電極の特定のものに接続されるビアホール導体を形成する工程と、 前記生の積層体を焼成する工程と を備え、 前記内部電極用導電性ペーストは、その平均粒径が1μm以下の導電性金属粉末を含み、 前記ビアホール用導電性ペーストは、その平均粒径が前記内部電極用導電性ペーストに含まれる前記導電性金属粉末の平均粒径の3倍以下の平均粒径を有する第1の導電性金属粉末と、前記第1の導電性金属粉末の平均粒径より大きい平均粒径を有する第2の導電性金属粉末とを含む、 積層型セラミック電子部品の製造方法。
IPC (2件)：
H01G4/30 ,  H01G4/12
FI (3件)：
H01G4/30 311E ,  H01G4/12 361 ,  H01G4/12 364
Fターム (21件)：
5E001AB03 ,  5E001AC09 ,  5E001AF06 ,  5E001AH01 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ03 ,  5E082AB03 ,  5E082BC38 ,  5E082EE04 ,  5E082EE23 ,  5E082EE35 ,  5E082FG06 ,  5E082FG26 ,  5E082FG54 ,  5E082JJ03 ,  5E082JJ15 ,  5E082JJ23 ,  5E082MM24 ,  5E082PP03 ,  5E082PP09
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM