特許
J-GLOBAL ID：200903092403995573
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
石島 茂男
, 阿部 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-095754
公開番号（公開出願番号）：特開2005-285984
出願日： 2004年03月29日
公開日（公表日）： 2005年10月13日
要約：
【課題】高耐圧化とともに破壊耐量が向上する半導体装置を提供する。【解決手段】複数の第2導電型ベース拡散領域17aのうち、一つのベース拡散領域17aの底面に隣接して位置する第2導電型ベース埋込領域44a間の距離Wm1と、異なるベース拡散領域17aの底面にそれぞれ位置し互いに隣接するベース埋込領域44a間の距離Wm2と、複数のベース拡散領域17aを囲む複数の同心状に配置された第2導電型ガード埋込領域44b同士の間の距離WPEとの間の関係を適切に設定する。【選択図】図28
請求項（抜粋）：
第1導電型の抵抗層と、
前記抵抗層内部に形成され、同心状に配置された第2導電型の複数のガード埋込領域と、
前記抵抗層の内部の表面付近であって、最内周の前記ガード埋込領域よりも内側に配置された第2導電型の複数のベース拡散領域と、
前記各ベース拡散領域の縁よりも内側の領域の前記各ベース拡散領域内部の表面付近にそれぞれ形成され、前記各ベース拡散領域よりも浅い第1導電型のソース拡散領域と、
前記各ベース拡散領域の縁付近であって、前記各ベース拡散領域の縁と前記各ソース拡散領域の縁の間のチャネル領域と、
少なくとも前記各チャネル領域上に位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極膜と、
前記各ベース拡散領域底面に複数個ずつ配置され、前記各ベース拡散領域にそれぞれ接続された複数の第2導電型のベース埋込領域とを有し、
同じ前記ベース拡散領域の底面に位置する隣り合う前記ベース埋込領域間の距離Wm1と、異なる前記ベース拡散領域の底面に位置して隣り合う前記ベース埋込領域間の距離Wm2と、
前記ベース拡散領域の底面よりも深い位置での前記ガード埋込領域同士の間の距離WPEは、下記(a)式、
Wm1<WPE<Wm2 ......(a)
の関係にあり、
前記各ベース埋込領域の底面と前記各ガード埋込領域の底面は実質的に同じ深さに位置し、
前記各ベース拡散領域の底面は実質的に同じ深さに位置し、
最内周の前記ガード埋込領域の幅方向中央位置よりも内側の領域であって、
前記ベース埋込領域及び前記ガード埋込領域の底面と前記ベース拡散領域の底面の間の領域に含まれる前記第1導電型の不純物量Q1と、前記第2導電型の不純物量Q2は、下記(b)式、
0.90<Q2/Q1 ......(b)
の関係にある半導体装置。
IPC (6件)：
H01L29/78
, H01L21/28
, H01L29/423
, H01L29/47
, H01L29/49
, H01L29/872
H01L29/78 652C
, H01L29/78 652D
, H01L29/78 652J
, H01L29/78 652L
, H01L29/78 652P
, H01L29/78 652S
, H01L29/78 655A
, H01L29/78 655C
, H01L29/78 655F
, H01L29/78 655G
, H01L21/28 301A
, H01L29/58 G
, H01L29/48 M
4M104AA01
, 4M104BB01
, 4M104BB02
, 4M104BB13
, 4M104CC03
, 4M104GG06
, 4M104GG09
, 4M104GG18
