特許

J-GLOBAL ID：200903092464047295

フィン電界効果トランジスタおよびフィン電界効果トランジスタを作製する方法

発明者： ホフマン, フランツ ,  ロスナー, ヴォルフガング ,  ルイケン, リヒャルト ヨハネス
出願人/特許権者： インフィネオン テクノロジーズ アクチェンゲゼルシャフト
代理人 (1件)： 山本 秀策 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-567048
公開番号（公開出願番号）：特表2003-528448
出願日： 2001年03月08日
公開日（公表日）： 2003年09月24日
要約：

【要約】フィン電界効果トランジスタは、基板と、該基板の上のフィンと、該フィンの一部の上にあるゲートとスペーサとを備え、ゲートおよび/またはスペーサは、実質的にフィンの一部の全高さに沿って延びている。また、フィン電界効果トランジスタを製造する方法は、フィンが基板上に形成され、ゲート層が、基板の上で、フィンの一部に沿って、そして、フィンの一部の上に形成され、絶縁層が該ゲート層の上に形成され、ゲート層が絶縁層の下で一部除去され、スペーサが該絶縁層の下に形成される。

請求項（抜粋）：

基板と、 該基板の上のフィンと、 該フィンの一部の上にあるゲートとスペーサとを備えた、フィン電界効果トランジスタ。

Fターム (22件)：

5F110AA30 ,  5F110CC02 ,  5F110CC09 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE30 ,  5F110EE31 ,  5F110EE45 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG32 ,  5F110GG52 ,  5F110HJ13 ,  5F110HK05 ,  5F110HK40 ,  5F110QQ11 ,  5F110QQ19

引用特許：

審査官引用 (3件)

• 特開平2-263473
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-110237   出願人：新日本製鐵株式会社
• コルゲートFETの自己整合されたゲート側壁スペーサおよびその形成方法
  公報種別：公開公報   出願番号：特願平8-057279   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション