半導体装置とその製造方法

発明者：
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242648
公開番号（公開出願番号）：特開平8-107157
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】この発明の目的は、製造工程の増加、及びコストの高騰を抑えて、2つの異なった電源電圧で駆動する素子を同一基板上に形成することが可能な半導体装置とその製造方法を提供する。【構成】高耐圧素子形成予定領域HVRにおいて、ゲート電極104a及び基板103の表面は熱酸化膜106によって覆われ、低耐圧素子形成予定領域LVRにおいて、ゲート電極104b及び基板103の表面は熱酸化膜106によって覆われていない。したがって、ゲート電極104aにはゲートバーズビークが形成され、ゲート電極104bにはゲートバーズビークが形成されていない。この状態において、不純物イオンが基板103に導入され、領域HVRには低濃度の拡散層が形成され、領域LVRには高濃度の拡散層が形成される。

請求項（抜粋）：

半導体基板上において、第1の電源電圧が印加される第1の素子領域と、前記第1の電源電圧より低い第2の電源電圧が印加される第2の素子領域とを分離する素子分離絶縁膜と、前記第1の素子領域に設けられ、前記半導体基板からゲート絶縁膜によって絶縁されたゲートと、このゲートの両側に位置する前記半導体基板内にソース及びドレインとしての拡散層とを有し、前記ゲートは前記半導体基板に隣接するエッジにバーズビークを有し、前記拡散層は前記バーズビークに近接して他の部分より不純物濃度の低い領域を有する第1のMOSトランジスタと、前記第1の素子領域のソース及びドレインに対応して半導体基板上に設けられた第1の絶縁膜と、前記第2の素子領域に設けられ、前記半導体基板から前記ゲート絶縁膜によって絶縁されたゲートと、このゲートの両側に位置する前記半導体基板内にソース及びドレインとしての拡散層とを有し、前記拡散層は前記第1のMOSトランジスタの拡散層より不純物濃度が高く設定された第2のMOSトランジスタと、前記第2の素子領域のソース及びドレインに対応して半導体基板上に設けられ、前記第1の絶縁膜より薄い第2の絶縁膜とを具備することを特徴とする半導体装置。

IPC (6件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 21/316 , H01L 21/8234 , H01L 27/088

FI (2件)：

H01L 29/78 371 , H01L 27/08 102 C

引用特許：

審査官引用 (9件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-333232 出願人：セイコーエプソン株式会社
特開昭62-140464
半導体集積回路装置及びその製造方法
公報種別：公開公報出願番号：特願平10-210668 出願人：株式会社日立製作所

全件表示

前のページに戻る