特許
J-GLOBAL ID:200903092693681089

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 藤島 洋一郎
公報種別:公開公報
出願番号(国際出願番号):特願平10-083528
公開番号(公開出願番号):特開平11-284179
出願日: 1998年03月30日
公開日(公表日): 1999年10月15日
要約:
【要約】【課題】 ゲート電極の空乏化が生じることがなく、しかもゲート絶縁膜特性を損なうことのない半導体装置およびその製造方法を提供する。【解決手段】 ゲート絶縁膜17の全面にCVD法により薄い多結晶シリコン膜22を形成する。この多結晶シリコン膜22上にCVD法により保護膜を形成した後、保護膜および多結晶シリコン膜22をそれぞれ電極パターン形状に加工する。その後、多結晶シリコン膜22および保護膜の側面部にゲート側壁(サイドウォール)18を形成し、ゲート側壁18、保護膜および素子分離膜13をマスクとして、n型不純物、例えば砒素のイオン注入を行い、n+ 型ソース領域14およびn+ 型ドレイン領域15を自己整合的に形成する。保護膜を除去した後、例えばスパッタリング法によりコバルト膜26をシリコン基板11の全面に形成し、熱処理(RTA)を行う。これにより、多結晶シリコン膜22は全体がシリサイド化され、これがゲート電極となる。同時に、n+ 型ソース領域14およびn+ 型ドレイン領域15の上にシリサイド層が形成される。
請求項(抜粋):
シリコン材料により形成されると共にソースおよびドレインとなる一対の不純物領域が形成された基板と、この基板の上の前記不純物領域間に対応する領域に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成された全体が金属シリサイドからなるゲート電極とを備えたことを特徴とする半導体装置。
IPC (3件):
H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301
FI (4件):
H01L 29/78 301 P ,  H01L 21/28 301 T ,  H01L 29/78 301 G ,  H01L 29/78 301 L
引用特許:
審査官引用 (6件)
  • 特開昭52-036477
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平7-103292   出願人:ソニー株式会社
  • 特開平4-101433
全件表示

前のページに戻る