特許
J-GLOBAL ID:200903092755586746

半導体層の形成方法ならびに半導体素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 福島 祥人
公報種別:公開公報
出願番号(国際出願番号):特願平10-267780
公開番号(公開出願番号):特開2000-101194
出願日: 1998年09月22日
公開日(公表日): 2000年04月07日
要約:
【要約】【課題】 半導体ウエハの広い領域において格子欠陥の少ない高品質な半導体層を薄い層厚で形成する方法を提供することである。【解決手段】 サファイア基板1上に、アンドープのAlGaNからなるバッファ層2およびアンドープのGaN層3を順に形成し、さらにこの上に、SiO2膜4からなるストライプ状パターンを形成する。続いてSiO2 膜4上およびGaN層3上にアンドープのGaN層6を再成長させた後、GaN層6の表面を研磨する。
請求項(抜粋):
基板上に六方晶系の第1の半導体層を形成する工程と、前記第1の半導体層上に所定間隔で複数のストライプ状絶縁膜を形成する工程と、前記第1の半導体層上および前記複数のストライプ状絶縁膜上にラテラル成長法を用いて六方晶系の第2の半導体層を形成する工程と、前記第2の半導体層の表面を研磨する工程とを備えたことを特徴とする半導体層の形成方法。
IPC (2件):
H01S 5/323 ,  H01L 33/00
FI (2件):
H01S 3/18 673 ,  H01L 33/00 C
Fターム (16件):
5F041AA40 ,  5F041CA04 ,  5F041CA05 ,  5F041CA14 ,  5F041CA33 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F073AA09 ,  5F073AA45 ,  5F073AA74 ,  5F073CA07 ,  5F073CB04 ,  5F073CB05 ,  5F073EA28 ,  5F073EA29
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る