特許

J-GLOBAL ID：200903092907909953

磁気メモリ素子

発明者： 伊藤 顕知 ,  高橋 宏昌 ,  河原 尊之 ,  竹村 理一郎 ,  ティボー・デボルデル ,  ポール・クロザ ,  ヨー - フォン・キム ,  クロード・シャッペル
出願人/特許権者： 株式会社日立製作所 ,  サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック ,  ユニヴェルシテ・パリ・シュド・オーンズ
代理人 (2件)： 浅村 皓 ,  浅村 肇
公報種別：公開公報
出願番号（国際出願番号）：特願2007-090269
公開番号（公開出願番号）：特開2007-300078
出願日： 2007年03月30日
公開日（公表日）： 2007年11月15日
要約：

【課題】磁気ランダム・アクセス・メモリ(MRAM)の磁気メモリ素子の消費電力を小さくする方法を提供する。【解決手段】磁気メモリ素子は、絶縁トランジスタ(81)を介してビット線(31)をセンス線(49)に接続する磁気トンネル接合(MTJ)(37)を備える。MTJ(37)は磁化困難軸を有する強磁性層を含む。支援電流線(33)がビット線(31)の上にあり、ビット線(31)から絶縁される。MTJ(37)は第1の比較的高い抵抗状態と第2の比較的低い抵抗状態との間に切り換えることができる。MTJ(37)の中を流れる電流とは無関係に支援電流線(33)に電流を流すと、強磁性層内の磁化困難軸に沿う磁界を与えて、MTJ(37)を第1の状態と第2の状態との間に切り換えるのを支援し、切換え電流を減らすことができる。【選択図】図3D

請求項（抜粋）：

磁気メモリ素子であって、 第1(31:201)および第2(49;217)のリードと、 磁気抵抗多層構造(37;207;247;255)であって、前記リードの間に配置され、電流が前記多層構造の各層を通って前記第1のリードから前記第2のリードに流れ、第1の比較的高い抵抗状態および第2の比較的低い抵抗状態を示し、磁化困難軸および磁化容易軸を有する第1の強磁性層(83;249;257)を含み、前記第1の状態と第2の状態との間に切り換えることが可能である、磁気抵抗多層構造と、 を備え、 その特徴は、前記多層構造を第1の状態と第2の状態との間に切り換えるのを支援するため前記多層構造の中を流れる電流とは無関係に前記強磁性層内の磁化困難軸に沿う磁界を制御して与えるための磁界源(33;203)である、 磁気メモリ素子。

IPC (4件)：

H01L 21/824 ,  H01L 27/105 ,  H01L 43/08 ,  G11C 11/15

FI (4件)：

H01L27/10 447 ,  H01L43/08 Z ,  G11C11/15 110 ,  G11C11/15 140

Fターム (42件)：

4M119AA01 ,  4M119BB01 ,  4M119CC02 ,  4M119CC05 ,  4M119DD06 ,  4M119DD09 ,  4M119DD25 ,  4M119DD33 ,  4M119DD45 ,  4M119EE04 ,  4M119EE24 ,  4M119FF05 ,  4M119FF06 ,  4M119FF15 ,  4M119FF16 ,  4M119GG02 ,  4M119GG07 ,  4M119HH02 ,  4M119HH05 ,  4M119JJ03 ,  5F092AB08 ,  5F092AC12 ,  5F092AD03 ,  5F092AD25 ,  5F092BB09 ,  5F092BB10 ,  5F092BB17 ,  5F092BB22 ,  5F092BB23 ,  5F092BB33 ,  5F092BB35 ,  5F092BB36 ,  5F092BB37 ,  5F092BB43 ,  5F092BB53 ,  5F092BC04 ,  5F092BC07 ,  5F092BC18 ,  5F092BC22 ,  5F092BC42 ,  5F092EA01 ,  5F092EA06

引用特許：

審査官引用 (3件)

• メモリ及びその記録方法
  公報種別：公開公報   出願番号：特願2004-275463   出願人：ソニー株式会社
• スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
  公報種別：公開公報   出願番号：特願2005-234722   出願人：三星電子株式会社
• スピン注入磁気ランダムアクセスメモリ
  公報種別：公開公報   出願番号：特願2005-315459   出願人：株式会社東芝