特許

J-GLOBAL ID：200903092933284023

メモリ制御回路及びデータ書き換え方法

発明者： 近藤 隆生 ,  寺内 洋二 ,  久家 裕司
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2006-168941
公開番号（公開出願番号）：特開2007-334813
出願日： 2006年06月19日
公開日（公表日）： 2007年12月27日
要約：

【課題】記憶素子に格納されたデータの書き換えにおいて、処理時間を短縮するメモリ制御回路を提供する。【解決手段】本発明の一態様に係るメモリ制御回路は、データの書き込み及び読み出しが可能なメモリに対する制御回路であって、メモリ120に対する書き込みデータと前記書き込みデータを書き込んだメモリアドレスからの読み出しデータとを比較する比較手段105と、比較手段105による比較結果を、前記メモリアドレスと対応して格納する比較結果格納手段107と、前記比較結果に基づいて、不一致と判定された前記メモリアドレスに対して、前記書き込みデータを再度書き込むリトライ処理を制御する制御手段108と、を備えている。【選択図】図2

請求項（抜粋）：

データの書き込み及び読み出しが可能なメモリに対する制御回路であって、 前記メモリに対する書き込みデータと前記書き込みデータを書き込んだメモリアドレスからの読み出しデータとを比較する比較手段と、 前記比較手段による比較結果を、前記メモリアドレスと対応して格納する比較結果格納手段と、 前記比較結果に基づいて、不一致と判定された前記メモリアドレスに対して、前記書き込みデータを再度書き込むリトライ処理を制御する制御手段と、を備えたメモリ制御回路。

IPC (1件)：

G06F 12/16

FI (2件)：

G06F12/16 310G ,  G06F12/16 310H

Fターム (6件)：

5B018GA05 ,  5B018GA06 ,  5B018HA01 ,  5B018KA12 ,  5B018NA06 ,  5B018QA15

引用特許：

出願人引用 (1件)

• メモリ装置
  公報種別：公開公報   出願番号：特願2002-052619   出願人：株式会社日立製作所

審査官引用 (1件)

• 不揮発性半導体メモリ装置
  公報種別：公開公報   出願番号：特願2002-177553   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社