特許
J-GLOBAL ID：200903093061557834

半導体集積回路装置

発明者：
小椋 清則

小椋 清則 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-247961
公開番号（公開出願番号）：特開平9-091961
出願日： 1995年09月26日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】ウェハ試験後に品種の設定を可能として、最適な内部基本周波数を設定しながら、在庫管理及び製品出荷の効率を向上させ得る半導体集積回路装置を提供する。【解決手段】発振回路11は、所定の周波数の出力信号を出力する。分周回路12は、発振回路11の出力信号を分周して、異なる周波数の複数のクロック信号CLK0〜CLKnを生成する。ヒューズ回路14は、選択信号SELを出力する。セレクタ回路13は、選択信号SELに基づいて複数のクロック信号CLK0〜CLKnの中から一つを選択して、内部基本周波数CLKBとして出力する。セレクタ回路13は、選択信号SELと、半導体集積回路装置のパッケージング時に、ボンディングオプションにより設定されるモード設定信号MODEとにより、クロック信号CLK0〜CLKnの中から一つの信号を選択して出力する。
請求項（抜粋）：
所定の周波数の出力信号を出力する発振回路と、前記発振回路の出力信号を分周して、それぞれ異なる周波数の複数のクロック信号を生成する分周回路と、前記クロック信号を選択するための選択信号を出力するヒューズ回路と、前記選択信号に基づいて前記複数のクロック信号の中から一つを選択して、内部基本周波数として出力するセレクタ回路とを備えた半導体集積回路装置であって、前記セレクタ回路は、前記選択信号と、前記半導体集積回路装置のパッケージング時に、ボンディングオプションにより設定されるモード設定信号とにより、前記クロック信号の中から一つのクロック信号を選択して出力することを特徴とする半導体集積回路装置。
IPC (2件)：
G11C 11/407 ,  G11C 29/00 303
FI (2件)：
G11C 11/34 354 C ,  G11C 29/00 303 A
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-148678   出願人：三菱電機株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-003328   出願人：シャープ株式会社
  • 特開平1-073597

前のページに戻る

TOP

BOTTOM