特許
J-GLOBAL ID：200903093096470642
定電流回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平9-168213
公開番号（公開出願番号）：特開平11-015544
出願日： 1997年06月25日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 プロセスのばらつき等によってFETの閾値がずれてしまった場合や、動作温度が変動した場合においても、動作電流の変動を小さくする。【解決手段】 プロセスのばらつき等によってFET44の閾値が変動したり、動作温度の変化により、該FET44のドレイン電流Id1が減少した場合、抵抗47に流れる電流が減少し、FET44のドレイン電圧が増加し、該ゲート・ソース間電圧が増加するので、ドレイン電流Id1が増加する。逆に、FET44のドレイン電流Id1が増加した場合、抵抗47に流れる電流が増加し、FET44のゲート電圧が減少し、ゲート・ソース間電圧が減少するので、ドレイン電流Id1が減少する。
請求項（抜粋）：
ドレインが外部負荷接続端子に接続された第1の電界効果トランジスタと、前記第1の電界効果トランジスタのソースと第1の電源端子との間に接続された第1の抵抗と、ドレインが前記第1の電界効果トランジスタのゲートに接続され、ソース及びゲートが前記第1の電源端子に接続された第2の電界効果トランジスタと、前記第2の電界効果トランジスタのドレインと第2の電源端子との間に接続された第2の抵抗とを、備えたことを特徴とする定電流回路。
IPC (2件)：
FI (2件)：
G05F 3/24 A
, H03F 3/45 Z
