特許

J-GLOBAL ID：200903093105031681

半導体装置の製造方法及び半導体製造装置

発明者： 成田 雅貴 ,  吉田 幸正 ,  青木 克明 ,  藤田 博 ,  山崎 修 ,  大嶺 俊光 ,  松井 功 ,  王 魯濱
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186701
公開番号（公開出願番号）：特開2001-015581
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 所定処理中の処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法及びその方法を実現するための半導体製造装置を提供する。【解決手段】 反応容器内の基板保持台上に単極型の静電チャックを介在して処理基板を吸着させ、この処理基板に所定処理を行う半導体装置の製造方法において、静電チャックに負の電圧を印加する。静電チャックに負の電圧を印加した(S1)後、静電チャック上に処理基板を吸着させ(S2)、プロセスガスの導入(S3)及び放電プラズマの生成を開始し(S4)、所定処理を行う。

請求項（抜粋）：

反応容器内の基板保持台上に処理基板を載置する工程と、接地電位に対して負電圧を単極型の静電チャックに印加し、該静電チャックにより前記基板保持台上に前記処理基板を吸着させる工程と、前記静電チャックに負電圧を印加した状態で処理基板に所定処理を行う工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/68 ,  H01L 21/205 ,  H01L 21/3065

FI (3件)：

H01L 21/68 R ,  H01L 21/205 ,  H01L 21/302 B

Fターム (39件)：

5F004AA16 ,  5F004BA08 ,  5F004BA13 ,  5F004BB03 ,  5F004BB12 ,  5F004BB13 ,  5F004BB22 ,  5F004BB28 ,  5F004BB31 ,  5F004BC03 ,  5F004BC06 ,  5F004CA02 ,  5F004CA03 ,  5F004CA08 ,  5F004DA01 ,  5F004DA26 ,  5F004DB03 ,  5F004DB09 ,  5F004DB12 ,  5F004EA22 ,  5F004EB02 ,  5F004EB03 ,  5F031HA16 ,  5F031HA35 ,  5F031JA04 ,  5F031JA45 ,  5F031MA28 ,  5F031MA29 ,  5F031MA32 ,  5F031PA21 ,  5F045BB14 ,  5F045EB08 ,  5F045EE18 ,  5F045EF03 ,  5F045EF08 ,  5F045EH05 ,  5F045EH13 ,  5F045EH20 ,  5F045EM05

引用特許：

審査官引用 (2件)

• プラズマ処理方法
  公報種別：公開公報   出願番号：特願平8-180247   出願人：日本電気株式会社
• 成膜方法
  公報種別：公開公報   出願番号：特願平5-234724   出願人：ソニー株式会社