特許

J-GLOBAL ID：200903093271833753

半導体デバイスの製造方法

発明者： 中森 雅治 ,  波田 博光
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平9-299855
公開番号（公開出願番号）：特開平11-135784
出願日： 1997年10月31日
公開日（公表日）： 1999年05月21日
要約：

【要約】【課題】 ドライエッチング処理によって生じ、酸化処理とウエットエッチングとの繰り返しによって増加するマイクロラフネスを効果的に減少できる半導体デバイスの製造方法を提供する。【解決手段】 半導体デバイスの製造方法では、約900°C以下で加熱処理することによって単結晶シリコン基板16の表面に犠牲酸化膜を形成する第1工程と、犠牲酸化膜を約1000°C以上で加熱処理する第2工程と、第2工程で高温処理した犠牲酸化膜を除去する第3工程とをこの順に含み、第1、第2及び第3工程を、単結晶シリコン基板16の表面にゲート絶縁膜を形成する工程に先だって行う。

請求項（抜粋）：

約900°C以下で加熱処理することによって単結晶シリコン基板の表面に犠牲酸化膜を形成する第1工程と、前記犠牲酸化膜を約1000°C以上で加熱処理する第2工程と、前記第2工程で高温処理した犠牲酸化膜を除去する第3工程とをこの順に含み、前記第1、第2及び第3工程を、単結晶シリコン基板表面にゲート絶縁膜を形成する工程に先だって行うことを特徴とする半導体デバイスの製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/316 ,  H01L 21/318

FI (3件)：

H01L 29/78 301 G ,  H01L 21/316 S ,  H01L 21/318 C

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-252315   出願人：日本電気株式会社
• 特開昭61-193459
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-008976   出願人：株式会社デンソー