特許
J-GLOBAL ID:200903093358028814

半導体素子収納用パッケージおよび半導体装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-323786
公開番号(公開出願番号):特開2003-133455
出願日: 2001年10月22日
公開日(公表日): 2003年05月09日
要約:
【要約】【課題】 高周波信号の伝送効率に優れた半導体パッケージを提供すること【解決手段】 枠体2内面の貫通孔2bの下方の部位に半導体素子5と同軸コネクタ3の中心導体3bとを電気的に接続する線路導体6aが上面に形成された回路基板6を上面に設置した棚部2aが設けられており、中心導体3bは絶縁体3cより突出し、かつ中心導体3bの枠体2内面から枠体2内部側に0.03〜0.15mmの位置にある部位から回路基板6に接続される先端までの部位の厚さがその残部の10〜50%とされた薄肉部3dが形成されている。
請求項(抜粋):
上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体内面の前記貫通孔の下方の部位に前記半導体素子と前記中心導体とを電気的に接続する線路導体が上面に形成された回路基板を上面に設置した棚部が設けられており、前記中心導体が前記絶縁体より突出し、かつ前記中心導体の前記枠体内面から前記枠体内部側に0.03〜0.15mmの位置にある部位から前記回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされていることを特徴とする半導体素子収納用パッケージ。
IPC (2件):
H01L 23/02 ,  H01P 5/08
FI (2件):
H01L 23/02 H ,  H01P 5/08 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る