特許
J-GLOBAL ID：200903093562320850
マスクROMおよびそのデータ読出方法ならびにマスクROMの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-352024
公開番号（公開出願番号）：特開平9-186255
出願日： 1995年12月27日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】 現状レベルよりも高度の微細加工技術を必要とせずにマスクROMのチップサイズの小型化と大容量化を実現する。【解決手段】 メモリセルを構成するNMOSトランジスタM11〜M22のほか、本来これらのメモリセルトランジスタ間を電気的に分離するために設けられたMOS型の素子分離用フィールドシールドトランジスタFS11,FS21をも記憶セルとして利用する。例えば、FS11にデータを書き込む場合、このFS11のゲート電極下の領域(チャネル領域)のP型シリコン基板にN型不純物をイオン注入して、しきい値電圧を他の部分のフィールドシールドトランジスタのしきい値電圧よりも低下させることでデータ書き込みを行う。データ読出しは、フィールドシールドラインFSLに高しきい値電圧と低しきい値電圧の間の中間電圧を印加したときのトランジスタFS11,FS21のオン・オフ状態を調べることで行う。
請求項（抜粋）：
半導体基板上に形成されると共にそのしきい値電圧が変えられることによってデータを記憶するメモリセル用MOS型トランジスタと、各メモリセル用MOS型トランジスタ間を相互に区分して電気的に分離する素子分離用MOS型フィールドシールドトランジスタとを備えたフィールドシールド素子分離構造のマスクROMであって、前記素子分離用MOS型フィールドシールドトランジスタのチャネル領域の一部のしきい値電圧を変えることによって、素子分離領域の一部に、データを記憶するメモリセル機能を有するMOS型トランジスタを形成したことを特徴とするマスクROM。
IPC (3件)：
H01L 21/8246
, H01L 27/112
, H01L 21/76
H01L 27/10 433
, H01L 21/76 S
