特許
J-GLOBAL ID:200903093653892393
車両制御用コンピュータシステム
発明者:
出願人/特許権者:
代理人 (1件):
阿部 美次郎
公報種別:公開公報
出願番号(国際出願番号):特願平8-285689
公開番号(公開出願番号):特開平10-129487
出願日: 1996年10月28日
公開日(公表日): 1998年05月19日
要約:
【要約】【課題】 高速MPUを採用して、処理の高速化を図る。【解決手段】 処理系A、Bのそれぞれは、演算処理装置MPU11、MPU12を含むと共に、データ交換回路2と、出力回路3を共用している。MPU11、MPU12のそれぞれは、内部キャッシュ111、121を含み、内部キャッシュ111、121にロードされたプロクラムに基づいて、共通の入力情報を個別に処理する。処理して得られたデータD1、D2を、データ交換回路2を介して、予め定められた時間毎に相互に交換し、交換されたデータの一致または不一致を判定する。出力回路3は、各系A、Bのデータの照合を行ない、データが一致する時に制御信号S41を出力する。
請求項(抜粋):
複数の処理系を含む車両制御用コンピュータシステムであって、前記処理系のそれぞれは、演算処理装置を含むと共に、データ交換回路と、出力回路とを共用しており、前記演算処理装置のそれぞれは、内部キャッシュを含み、前記内部キャッシュにロードされたプロクラムに基づいて、共通の入力情報を個別に処理し、処理して得られたデータを、前記データ交換回路を介して、予め定められた時間毎に相互に交換し、交換されたデータの一致または不一致を判定し、前記出力回路は、各系の出力データの照合を行ない、出力データが一致するときに制御信号を出力する車両制御用コンピュータシステム。
IPC (3件):
B61L 27/00
, B61L 19/06
, G05B 9/03
FI (3件):
B61L 27/00 C
, B61L 19/06
, G05B 9/03
引用特許:
審査官引用 (2件)
-
キャッシュメモリシステム
公報種別:公開公報
出願番号:特願平4-285946
出願人:富士通株式会社
-
鉄道保安装置
公報種別:公開公報
出願番号:特願平5-315800
出願人:株式会社京三製作所
前のページに戻る