特許
J-GLOBAL ID:200903093684212110
半導体素子収納用パッケージおよび半導体装置
発明者:
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-122851
公開番号(公開出願番号):特開2002-319644
出願日: 2001年04月20日
公開日(公表日): 2002年10月31日
要約:
【要約】【課題】 半導体素子の終端用電極に終端用信号の高周波信号成分の反射によるノイズが入り込んで半導体素子が誤作動を起こすのを防ぐことにより、信頼性の高いものとすること。【解決手段】 半導体パッケージに収納される回路基板6は、その上面に一端が半導体素子5に電気的に接続され他端が上面の周縁部に達しているとともに途中に高抵抗部8を設けた接地用の線路導体6bが形成され、下面に接地導体層6cが形成されており、側面に上下面を貫通するとともに上面側開口に線路導体6bの他端が達している切欠き部16が形成されており、かつ切欠き部16の内面に線路導体6bの他端と接地導体層6cとを電気的に接続する導体層16bが形成されている。
請求項(抜粋):
上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合された枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が前記上面の周縁部に達しているとともに途中に高抵抗部を設けた接地用の線路導体が形成され、下面に接地導体層が形成されており、側面に上下面を貫通するとともに上面側開口に前記線路導体の他端が達している切欠き部が形成されており、かつ前記切欠き部の内面に前記線路導体の他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする半導体素子収納用パッケージ。
IPC (5件):
H01L 23/02
, H01L 23/12
, H01L 23/12 301
, H01P 1/00
, H01P 1/26
FI (5件):
H01L 23/02 H
, H01L 23/12 301 Z
, H01P 1/00 Z
, H01P 1/26
, H01L 23/12 E
Fターム (2件):
引用特許:
審査官引用 (3件)
-
高周波用電力増幅器
公報種別:公開公報
出願番号:特願平9-345507
出願人:京セラ株式会社
-
半導体素子収納用パッケージ
公報種別:公開公報
出願番号:特願平7-211750
出願人:京セラ株式会社
-
終端器用抵抗素子
公報種別:公開公報
出願番号:特願平7-102961
出願人:株式会社アドバンテスト
前のページに戻る