特許
J-GLOBAL ID：200903093741612465

メモリシステム、記録再生装置及びデータ読書方法

発明者：
百瀬 滋

百瀬 滋 について


出願人/特許権者：
株式会社ケンウッド

株式会社ケンウッド について


代理人 (1件)： 芦田 哲仁朗 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-178580
公開番号（公開出願番号）：特開2001-005737
出願日： 1999年06月24日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 簡単な構成で、電源電力の消費量を少なく、しかも高速動作を可能として、携帯用機器に好適な構成とする。【解決手段】 メモリプレーヤ1のコネクタCN1をPC2のコネクタCN2に差し込んで接続すると、CPU11に与えられる信号S1は“L”となり、メモリコントローラ12が書き込み状態となる。このとき、PC2側から電圧Vccが供給されて、CPU11、メモリコントローラ12、メモリ13、デコーダ14、DAC15、およびヘッドホンアンプ16等の各部への供給電圧VDDは、再生中よりも高い電圧に設定される。メモリコントローラ12は、電圧Vccを電源として用いて、PC2から供給される情報をメモリ13に書き込む。再生中は、コネクタCN1をコネクタCN2から引き抜くため、電源電圧VDDは、DC/DCコンバータ17の出力電圧に下がり、消費電力は低減される。
請求項（抜粋）：
メモリに対するデータの書き込み/読み出しを行うメモリシステムにおいて、前記メモリに対するデータの書き込み/読み出しを制御する前記メモリ制御手段と、異なる2種以上の電源電圧を供給する電圧供給手段と、前記メモリ制御手段の書き込み動作に同期して前記電圧供給手段を制御し、前記メモリに対する書き込み時には所定の高電圧を前記メモリと前記メモリ制御手段に供給させ、前記メモリに対する読み出し時には前記高電圧より低い所定の低電圧を前記メモリと前記メモリ制御手段に供給させる動作制御手段とを備える、ことを特徴とするメモリシステム。
IPC (4件)：
G06F 12/16 340 ,  G11B 19/02 501 ,  G11B 20/00 ,  G11B 20/10 301
FI (4件)：
G06F 12/16 340 H ,  G11B 19/02 501 H ,  G11B 20/00 Z ,  G11B 20/10 301 Z
Fターム (9件)：
5D044AB06 ,  5D044BC10 ,  5D044CC08 ,  5D044GK11 ,  5D044GK20 ,  5D080BA02 ,  5D080DA10 ,  5D080JA05 ,  5D080JA10
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM