特許
J-GLOBAL ID：200903093764751179
積層型圧電素子の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 祥泰 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-397720
公開番号（公開出願番号）：特開2003-197998
出願日： 2001年12月27日
公開日（公表日）： 2003年07月11日
要約：
【要約】【課題】 セラミック層と内部電極層とを交互に積層した多層構造のセラミック積層体の2つの側面において,一層おきの内部電極層を被覆する絶縁部材を,上記2つの側面間で位置が異なるように形成したセラミック積層体からなる積層型圧電素子の製造方法を提供すること。【解決手段】 セラミック積層体1の外周面上にある第1側面11及び第2側面12を撮影して得た画像データについて,画像処理を実施して各内部電極層14の位置を検出し,その位置データに基づいて,上記第1側面11及び上記第2側面12に露出した内部電極層14のうち,一層おきの内部電極層14を被覆する絶縁部材16を形成する。
請求項（抜粋）：
セラミック層と内部電極層とを交互に積層したセラミック積層体に外部電極を形成してなる積層型圧電素子を製造する方法において,上記セラミック層と該セラミック層の積層面の全面に施された上記内部電極層とを交互に積層してなるセラミック積層体を得るセラミック積層体作製工程と,上記セラミック積層体の外周面上にあって軸方向に平行な第1側面及び第2側面の画像に基づいて,上記第1側面及び上記第2側面に露出した上記内部電極層の位置を画像処理手段によって検出する内部電極層位置検出工程と,上記位置検出した結果に基づいて,上記第1側面及び上記第2側面においてそれぞれ一層おきに上記内部電極層を被覆する絶縁部材を,上記第1側面と上記第2側面とにおいて交互に位置がずれるように配置する内部電極層被覆工程と,上記第1側面及び上記第2側面において一層おきに露出した内部電極層を接続する1対の外部電極を形成する外部電極形成工程とを有することを特徴とする積層型圧電素子の製造方法。
IPC (2件)：
FI (2件)：
H01L 41/22 Z
, H01L 41/08 S
